常用接口芯片PPT學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1常用接口芯片常用接口芯片8.1 可編程定時(shí)計(jì)數(shù)器8253/8254 第1頁/共89頁8.1 可編程定時(shí)計(jì)數(shù)器8253/8254 第2頁/共89頁8.1.1 8253的內(nèi)部結(jié)構(gòu)及其外部引腳 第3頁/共89頁8.1.1 8253的內(nèi)部結(jié)構(gòu)及其外部引腳 第4頁/共89頁8.1.1 8253的內(nèi)部結(jié)構(gòu)及其外部引腳 第5頁/共89頁8.1.1 8253的內(nèi)部結(jié)構(gòu)及其外部引腳 第6頁/共89頁D0D1D2D3WRA0A1CSD4D5D6876543212223192021D7RD91110CLK0GATE0OUT0151413CLK1GATE1OUT1181617CLK2GATE2OUT22412

2、VCCGND8.1.1 8253的內(nèi)部結(jié)構(gòu)及其外部引腳 第7頁/共89頁 (讀操作) (寫操作)PC機(jī)I/O地址000讀計(jì)數(shù)器0寫計(jì)數(shù)器040H001讀計(jì)數(shù)器1寫計(jì)數(shù)器141H010讀計(jì)數(shù)器2寫計(jì)數(shù)器242H011無操作寫控制字43H1無操作無操作WRRD0A1ACS8.1.1 8253的內(nèi)部結(jié)構(gòu)及其外部引腳 第8頁/共89頁8.1.2 8253的控制字 第9頁/共89頁1BCD 計(jì)數(shù)D7D6D5D4D3D2D1D0SC1SC0RL1RL0M2M1M0BCD0二進(jìn)制計(jì)數(shù)工作方式選擇000 方式 0001 方式 1 10 方式 2 11 方式 3100 方式 4101 方式 5計(jì)數(shù)長度選擇00

3、將計(jì)數(shù)器中的數(shù)據(jù)鎖存于緩沖器01 選擇計(jì)數(shù)器低8位讀或?qū)?0 選擇計(jì)數(shù)器高8位讀或?qū)?1 選擇先低后高兩個(gè)字節(jié)讀或?qū)懹?jì)數(shù)器選擇00 計(jì)數(shù)器001 計(jì)數(shù)器110 計(jì)數(shù)器211 非法 8253的控制字格式 8.1.2 8253的控制字 第10頁/共89頁8.1.2 8253的控制字 第11頁/共89頁8.1.2 8253的控制字 第12頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第13頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第14頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第15頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第16頁/共89頁8.1.3 8253工

4、作方式與操作時(shí)序 第17頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第18頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第19頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第20頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第21頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第22頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第23頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第24頁/共89頁8.1.3 8253工作方式與操作時(shí)序 第25頁/共89頁8.1.4 初始化編程與讀輸出鎖存器第26頁/共89頁8.1.4 初始化編程與讀輸出鎖存器第27頁/

5、共89頁8.1.4 初始化編程與讀輸出鎖存器第28頁/共89頁8.1.4 初始化編程與讀輸出鎖存器第29頁/共89頁8.1.4 初始化編程與讀輸出鎖存器第30頁/共89頁8.1.4 初始化編程與讀輸出鎖存器第31頁/共89頁8.1.5 8253應(yīng)用舉例第32頁/共89頁8.1.5 8253應(yīng)用舉例第33頁/共89頁8.1.5 8253應(yīng)用舉例第34頁/共89頁8.1.5 8253應(yīng)用舉例第35頁/共89頁8.1.5 8253應(yīng)用舉例第36頁/共89頁8.2 可編程并行I/O芯片825SA 第37頁/共89頁8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第38頁/共89頁數(shù) 據(jù)總 線緩沖器讀/寫控

6、制邏輯A組端口A(8) A組端口C上半部 (4) B組端口C下半部 (4)B組端口B(8)A組控制B組控制8位內(nèi)部數(shù)據(jù)總線內(nèi)部邏輯外設(shè)接口DBRDWRA0A1RESETCSI/O PA7PA0I/O PC7PC4I/O PC3PC0I/O PB7PB0CPU接口8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第39頁/共89頁8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第40頁/共89頁8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第41頁/共89頁8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第42頁/共89頁8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第43頁/共89頁RDA1A0所選端口功 能0

7、001A讀端口A0101B讀端口B1001C讀端口C1101非法 0010A寫端口A0110B寫端口B1010C寫端口C1110控制寄存器寫控制字WR8.2.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能 第44頁/共89頁8.2.2 8255A控制字及其工作方式第45頁/共89頁8.2.2 8255A控制字及其工作方式第46頁/共89頁D7D6D5D4D3D2D1D0控 制 C 口 低 4位1 輸 入0 輸 出控 制 B 口 8位1 輸 入0 輸 出方 式 選 擇0 方 式 01 方 式 1控 制 C 口 高 4位1 輸 入0 輸 出控 制 A 口 8位1 輸 入0 輸 出方 式 選 擇00 方 式 0

8、01 方 式 11 方 式 2功 能 控 制0： 位 操 作1： 方 式 選 擇A 組 控 制B 組 控 制8.2.2 8255A控制字及其工作方式第47頁/共89頁D7D6D5D4D3D2D1D0無關(guān)0置/復(fù)位0 復(fù)位1 置位C口 的 位 選 擇D3D2D1選 擇0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC78.2.2 8255A控制字及其工作方式第48頁/共89頁8.2.2 8255A控制字及其工作方式第49頁/共89頁方式 1(A口)PA7 0PC4PC5PC3&INTEAPC6,7RDINTRAI/OIB

9、FASTBA方式 1(B口)PB7 0PC2PC1PC0&INTEBRDINTRBIBFBSTBB2方式1下，A、B口均為輸入的信號(hào)定義8.2.2 8255A控制字及其工作方式第50頁/共89頁方式1下，A、B口均為輸出的信號(hào)定義A 口方式1輸出PA7 0PC7PC6PC3&INTEAPC4,5WR2INTRAI/OACKAOBFAB 口方式1輸出PB7 0PC1PC2PC0&INTEBWRINTRBACKBOBFB8.2.2 8255A控制字及其工作方式第51頁/共89頁8.2.2 8255A控制字及其工作方式第52頁/共89頁方式2下的信號(hào)定義PA7 0PC7PC6PC5PC20WRIBF

10、AI/OOBFAPC31INTE1&PC4&STBAACKA8INTRARDINTE238.2.2 8255A控制字及其工作方式第53頁/共89頁8.2.3 8255A的應(yīng)用第54頁/共89頁8.2.3 8255A的應(yīng)用第55頁/共89頁8.2.3 8255A的應(yīng)用第56頁/共89頁8.3 可編程串行接口芯片8251A第57頁/共89頁8.3.1 8251A的基本功能與內(nèi)部結(jié)構(gòu) 第58頁/共89頁8.3.1 8251A的基本功能與內(nèi)部結(jié)構(gòu) 第59頁/共89頁8.3.1 8251A的基本功能與內(nèi)部結(jié)構(gòu) 第60頁/共89頁8.3.1 8251A的基本功能與內(nèi)部結(jié)構(gòu) 第61頁/共89頁讀/寫功能說明

11、001CPU從8251A中讀取數(shù)據(jù)010CPU向8251A中寫入數(shù)據(jù)101CPU從8251A中讀取狀態(tài)110CPU向8251A中寫入控制命令WRRDC/D8.3.1 8251A的基本功能與內(nèi)部結(jié)構(gòu) 第62頁/共89頁8.3.2 8251A的引腳 第63頁/共89頁8.3.2 8251A的引腳 第64頁/共89頁8.3.2 8251A的引腳 第65頁/共89頁8.3.3 8251A的控制字 第66頁/共89頁8.3.3 8251A的控制字 第67頁/共89頁D1D0：確定工作方式是同步方式還是異步方式。當(dāng)D1D0 =00時(shí)，則為同步方式；D1D0的后三種組合用以選擇輸入時(shí)鐘頻率與波特率之間的系數(shù)

12、。D3D2：用以規(guī)定同步傳送時(shí)每個(gè)字符的位數(shù)。D5D4：用以規(guī)定要不要校驗(yàn)以及校驗(yàn)的方式。D7D6：在同步和異步方式時(shí)具有不同的意義。異步時(shí)用以規(guī)定停止位的位數(shù)；同步時(shí)用以確定是內(nèi)同步還是外同步和同步字符的個(gè)數(shù)。8.3.3 8251A的控制字 第68頁/共89頁8.3.3 8251A的控制字 第69頁/共89頁8.3.3 8251A的控制字 第70頁/共89頁D0：發(fā)送準(zhǔn)備好TxRDY。一旦發(fā)送數(shù)據(jù)緩沖器空，則狀態(tài)標(biāo)志TxRDY置l。 狀態(tài)位D1（RxRDY）、D2（TxE）、D6（SYNDETB）以及D7（DSR）的定義與其相應(yīng)的引腳定義相同。D3：奇偶出錯(cuò)標(biāo)志PE。D4：溢出出錯(cuò)標(biāo)志OE。

13、D5：幀出錯(cuò)標(biāo)志FE，F(xiàn)E1表示當(dāng)前產(chǎn)生了幀出錯(cuò)。 8.3.3 8251A的控制字 第71頁/共89頁8.3.4 8251A的初始化編程 第72頁/共89頁 初始化要在8251A處于復(fù)位狀態(tài)開始，以先寫入方式控制字，再寫入命令控制字實(shí)現(xiàn)。 8251A的方式選擇控制字和操作命令字均無特征位標(biāo)志，且都是送到同一個(gè)控制口地址，所以在向8251A寫入方式選擇控制字和操作命令控制字時(shí)，必須按一定的順序，這種順序是：復(fù)位，方式選擇控制字，操作命令控制字1，操作命令控制字2，。 8.3.4 8251A的初始化編程 第73頁/共89頁8.3.4 8251A的初始化編程 第74頁/共89頁8.3.5 8251A

14、的應(yīng)用舉例 第75頁/共89頁8.4 DMA控制器8237A 第76頁/共89頁8.4 DMA控制器8237A 第77頁/共89頁8.4 DMA控制器8237A 第78頁/共89頁8.4.1 8237A的功能與內(nèi)部結(jié)構(gòu) 第79頁/共89頁8.4.1 8237A的功能與內(nèi)部結(jié)構(gòu) 第80頁/共89頁第81頁/共89頁第82頁/共89頁第83頁/共89頁 8237A芯片采用40引腳雙列直插封裝。 第84頁/共89頁 1.DMA的傳送方式 （1）單字節(jié)傳送方式 單字節(jié)傳送方式是每次DMA傳送只傳輸一個(gè)字節(jié)的數(shù)據(jù)，然后又把總線控制權(quán)還給CPU。下一次傳送必須重新向CPU 提出請(qǐng)求才能進(jìn)行，即使是連續(xù)地請(qǐng)

15、求DMA操作，在兩個(gè)字節(jié)傳送中間至少也有一個(gè)總線周期是讓CPU使用的。第85頁/共89頁 （2）數(shù)據(jù)塊傳送方式 數(shù)據(jù)塊傳送方式是將一塊數(shù)據(jù)的各字節(jié)連續(xù)傳送，中間并不停頓，成塊傳送過程中，即使把DMA請(qǐng)求（外設(shè)來的）信號(hào)撤去，也能保證連續(xù)傳送。 （3）請(qǐng)求傳送方式 請(qǐng)求傳送方式也是一種成塊傳送方式，即要到一塊數(shù)據(jù)全部傳送完畢后才釋放總線。 （4）級(jí)連方式 用于通過多個(gè)8237A級(jí)連來擴(kuò)展通道。 第86頁/共89頁 2.DMA的傳送類型（1）DMA寫傳送：將外部輸入的數(shù)據(jù)寫入存儲(chǔ)器。 （2）DMA讀傳送：將數(shù)據(jù)由存儲(chǔ)器傳送到外設(shè)。 （3）DMA校驗(yàn)：用于校驗(yàn)讀或?qū)憘魉凸δ埽且环N空操作。 （4）存儲(chǔ)