(全新整理)10月計(jì)算機(jī)原理全國自考試卷及答案解析.doc

1、全國 2018 年 10 月高等教育自學(xué)考試計(jì)算機(jī)原理試題課程代碼： 02384一、單項(xiàng)選擇題（本大題共25 小題，每小題1 分，共 25 分）在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯(cuò)選、多選或未選均無分。1以器件作為劃分的標(biāo)準(zhǔn)，電子管計(jì)算機(jī)屬于（）A 第一代B第二代C第三代D第四代2計(jì)算機(jī)的可維護(hù)性指標(biāo)為（）A MTBFB平均修復(fù)時(shí)間C平均無故障時(shí)間D平均故障間隔時(shí)間3設(shè)與非門的輸入端為A 和 B ，如其輸出端的輸出電位為0，則其輸入端 A 和 B 的電位是（）AA=0 ， B=0B A=0 ， B=1C A=1 ， B=0D A=1 ， B=14

2、邏輯非的主要特性是A =A ，A+ A =1， A A =0，在以下的邏輯變換式中正確應(yīng)用該特性的是（）A AB =ABBA+ AB +B=1CABABD A+B (AB) =05根據(jù)輸入變量 A 、B 和輸出變量 Y 的如下真值表， 則實(shí)現(xiàn)該邏輯功能的門電路是（）A 與非門B或非門真值表C異或門ABYD異或非門0010101001101題 5 表6在浮點(diǎn)數(shù)表示法中，階符代表（）A 階碼的正負(fù)號B尾數(shù)的正負(fù)號C浮點(diǎn)數(shù)的符號D底數(shù)的符號7在底數(shù)為 2 的浮點(diǎn)數(shù)中，為了保持?jǐn)?shù)值不變，尾數(shù)右移3 位，階碼要（）A加 1B減 1C加 3D減 38以下底數(shù)為 2 的浮點(diǎn)數(shù)表示中，尾數(shù)是補(bǔ)碼表示，符合規(guī)格

3、化要求的是（）A 0.0100110 2-4B 1.0110011 2-4C 0.0110011 2-4D 1.1000110 2-49奇偶校驗(yàn)碼能夠（）A 發(fā)現(xiàn) 1 位錯(cuò)誤B發(fā)現(xiàn) 2 位錯(cuò)誤C糾正 1 位錯(cuò)誤D糾正 2 位錯(cuò)誤10補(bǔ)碼加減法運(yùn)算區(qū)別于反碼加減法運(yùn)算的是（）A 符號位與數(shù)值位一起運(yùn)算B符號位與數(shù)值位分開運(yùn)算C無循環(huán)進(jìn)位D有循環(huán)進(jìn)位11設(shè)補(bǔ)碼加減運(yùn)算后符號位與最高有效位的進(jìn)位分別為C與C，那么用 C和 C1來判別010運(yùn)算溢出的邏輯表達(dá)式為（）AC0C1B C0C1CC +C1DC C00112在浮點(diǎn)加減運(yùn)算時(shí)，若尾數(shù)求和后結(jié)果溢出，那么接下來的運(yùn)算是（）A 左規(guī)格化B右規(guī)格化C

4、修改階碼D結(jié)束浮點(diǎn)運(yùn)算13下列指令中，可改變程序執(zhí)行順序的指令是（）A 邏輯運(yùn)算指令B數(shù)據(jù)傳送指令C移位指令D子程序調(diào)用指令14控制器中不包括 （）A 程序計(jì)數(shù)器B指令寄存器C累加寄存器D時(shí)序產(chǎn)生器15 CUP 從內(nèi)存讀出的一條指令或一個(gè)數(shù)據(jù)字將先暫存于（）A 指令寄存器B地址寄存器2C數(shù)據(jù)緩沖寄存器D累加寄存器16以下關(guān)于機(jī)器指令與微指令的敘述中，正確的是（）A 計(jì)算機(jī)運(yùn)行時(shí)，機(jī)器指令與微指令都存放在主存中B待執(zhí)行的微指令的地址存放在程序計(jì)數(shù)器（PC）中C一條微指令的功能可用多條機(jī)器指令組成的程序?qū)崿F(xiàn)D一條機(jī)器指令的功能可用多條微指令組成的微程序?qū)崿F(xiàn)17關(guān)于存儲器的讀/寫周期和讀 /寫時(shí)間，

5、以下敘述中正確的是（）A 讀 /寫周期略小于讀/寫時(shí)間B讀 /寫周期等于讀/寫時(shí)間C讀 /寫時(shí)間就是存儲周期時(shí)間D讀 /寫周期就是存取周期18構(gòu)成主存儲器尋址系統(tǒng)的硬件是（）A 地址寄存器、譯碼器與讀寫電路B地址寄存器、數(shù)據(jù)寄存器與驅(qū)動(dòng)器C地址寄存器、譯碼器與驅(qū)動(dòng)器D地址寄存器、讀寫電路與數(shù)據(jù)寄存器19一個(gè) 1M 16bit 的 RAM 芯片，如果不采用地址復(fù)用技術(shù)的話，那么該芯片的地址輸入線有（）A10 根B16 根C20 根D38 根20關(guān)于虛擬存儲器，以下敘述中不正確的是（）A 虛擬存儲器的邏輯地址空間大于物理地址空間B虛擬存儲器的虛擬地址空間大于實(shí)地址空間C虛擬存儲器的邏輯地址空間小于

6、物理地址空間D虛擬存儲器的邏輯地址空間與控制器的擴(kuò)大尋址空間兩者的概念不一樣21在采用應(yīng)答式異步工作的主機(jī)和I/O 設(shè)備之間起協(xié)調(diào)作用的是（）A 總線B I/O 接口C I/O 指令D驅(qū)動(dòng)程序22采用 DMA 方式在 I/O 設(shè)備與存儲器之間傳輸數(shù)據(jù)的單位是（）A 位B字節(jié)C字D數(shù)據(jù)塊23關(guān)于選擇通道，以下敘述中不正確的是（）A 每次傳輸時(shí)通道為一個(gè)設(shè)備獨(dú)占B每次傳輸一個(gè)數(shù)據(jù)塊C選擇通道適用于連接快速設(shè)備D選擇通道包括有多個(gè)子通道324顯示 256 種顏色的彩色顯示器，表示每個(gè)像素顏色的位數(shù)是（）A16B 8C 256D 925并行性的含義包括：資源重復(fù)與（）A 資源共享、時(shí)間重疊B資源分配、

7、時(shí)間復(fù)用C資源復(fù)用、時(shí)間共享D資源交叉、時(shí)間輪轉(zhuǎn)二、填空題（本大題共15 小題，每空1 分，共 15 分）請?jiān)诿啃☆}的空格中填上正確答案。錯(cuò)填、不填均無分。26按信息的表示形式和處理方式，計(jì)算機(jī)可以分為模擬計(jì)算機(jī)和_。27當(dāng)執(zhí)行一條指令時(shí)，被送入指令寄存器的該指令代碼取自_ 。28當(dāng) RS 觸發(fā)器的輸入端狀態(tài)為R=1 、 S=0 時(shí)，該觸發(fā)器的狀態(tài)Q 是 _。29三態(tài)門的輸出狀態(tài)有三種：即0、 1 和 _狀態(tài)。30十進(jìn)制數(shù)據(jù)0.75 表示成 6 位二進(jìn)制數(shù)為 _ 。31定點(diǎn)整數(shù)原碼編碼x 原 =1010100B 的真值為 _ 。32在做定點(diǎn)補(bǔ)碼加減法運(yùn)算時(shí)，若加數(shù)與被加數(shù)同符號，當(dāng)運(yùn)算結(jié)果符號

8、與被加數(shù)符號_時(shí)，表示運(yùn)算溢出。33原碼一位乘法時(shí)，若其中進(jìn)行了n 次加法， 那么同時(shí)也伴有n 次的 _ 操作。34計(jì)算機(jī)硬件的_系統(tǒng)向系統(tǒng)程序員提供了可編程的機(jī)器語言。35計(jì)算機(jī)執(zhí)行條件轉(zhuǎn)移指令時(shí)，需要先測試_ 寄存器中的某些條件，并根據(jù)所測試條件是否滿足來決定轉(zhuǎn)移或不轉(zhuǎn)移。36 CPU 訪問內(nèi)存指定單元前先將該單元的地址代碼存入_ 寄存器。37存儲器的主要性能指標(biāo)有存取時(shí)間、可靠性、存儲容量和_ 。38對動(dòng)態(tài)存儲器定時(shí)充電的時(shí)間間隔稱為動(dòng)態(tài)存儲器的_ 。39對統(tǒng)一編址方式的計(jì)算機(jī)無需專用的I/O 指令，它可以直接用內(nèi)存的_命令來完成I/O 操作。40 I/O 指令的功能之一是通過測試設(shè)備的

9、_來決定下一步的操作。三、計(jì)算題（本大題共5 小題，每小題4 分，共 20 分）41根據(jù)邏輯代數(shù)的運(yùn)算規(guī)則，證明AB+ A C+BC=AB+ A C 成立（此稱邏輯代數(shù)的冗余定律）。442將十進(jìn)制數(shù)據(jù)0.12 表示成二進(jìn)制數(shù)（小數(shù)點(diǎn)后保留8 位），再轉(zhuǎn)換成十進(jìn)制數(shù)。43將十六進(jìn)制數(shù)據(jù)24.4BH 表示成二進(jìn)制數(shù)，再表示成八進(jìn)制數(shù)和十進(jìn)制數(shù)。44對十進(jìn)制數(shù)75 和-75 分別作 8 位、 16 位二進(jìn)制數(shù)補(bǔ)碼編碼。45已知 x= -0.0011011,y= -0.1001001 ，試用補(bǔ)碼運(yùn)算計(jì)算x+y。要求給出計(jì)算過程，并指出是否發(fā)生運(yùn)算溢出。四、問答題（本大題共8 小題，第46、 47 小題

10、各 4 分，第 4851 小題各 5 分，第52、 53小題各 6 分，共 40 分）46電路圖如題46 圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q1Q0=00。若在輸入端CP 連續(xù)輸入4個(gè)觸發(fā)脈沖，試分別寫出在每個(gè)脈沖作用之后，觸發(fā)器Q1Q0 的狀態(tài)。47設(shè)i 表示第 i 次除法的余數(shù)，試以此寫出原碼一位加減交替除法的運(yùn)算規(guī)則。48在指令的尋址方式中，設(shè)Rx 為變址寄存器，Rb 為基址寄存器，PC 為程序計(jì)數(shù)器。試根據(jù)下表中各種尋址方式下有效地址（E）的算式，寫出相應(yīng)的尋址方式名稱。尋址方式名稱有效地址算式E=DE=（D）E= （ PC） DE= （ Rx） +DE=(R b)+D49試分別寫出以下運(yùn)算的結(jié)果：（ 1）對補(bǔ)碼操作數(shù)1110 0111算術(shù)左移一位（ 2）對補(bǔ)碼操作數(shù)1000 1101算術(shù)右移一位5（ 3）對操作數(shù)1000 1111邏輯左移一位（ 4）對操作數(shù)1101 1011邏輯右移一位（ 5）對操作數(shù)0101 0011小循環(huán)右移一位50間接訪內(nèi)指令OP D 的執(zhí)行流程如下圖：請?zhí)钛a(bǔ)其中的空缺（1）、（2）、（ 3）。答：（ 1）_（ 2） _（ 3） _51多級存儲體系中，（ 1）引入 Cache 是為了解決什么問題？（ 2）引入 Cache 的理論依據(jù)是什么？（ 3）采用哪些方法來保證在寫入