最經(jīng)典解析：上拉電阻、下拉電阻、拉電流、灌電流

1、(一)上拉電阻的使用場(chǎng)合： 1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平 （一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 2、OC門(mén)電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時(shí)管腳懸空就比較容易接受外界的電磁干擾（MOS器件為高輸入阻抗，極容易引入外界干擾）。5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。6、提高總

2、線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 (二)上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大：電阻大，電流小。 2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。弘娮栊。娏鞔?。 3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。 綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類(lèi)似道理。(三)對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：1 驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)

3、動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。 2 下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。 3 高低電平的設(shè)定。不同電路的高低電平的門(mén)檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門(mén)檻之下。 4 頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。 (四)下拉電阻的設(shè)定的原則和上拉電阻是一樣的。OC門(mén)輸出高電平

4、時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門(mén)限為0.8V(低于此值為低電平)；2V(高電平門(mén)限值)。選上拉電阻時(shí)： 500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA ：200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門(mén)的可參考74HC

5、系列。 設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門(mén)限值就不可靠了）+上拉電阻：將某輸出電位點(diǎn)采用電阻與電源VDD相連的電阻。因?yàn)檩敵龆丝梢允蔷哂袃?nèi)阻的電壓源，由于上拉電阻與VDD連接，利用該電阻的分壓原理（一般上拉電阻比輸出端內(nèi)阻大得多，至于該阻值的大小見(jiàn)上拉電阻的選取原則），從而將輸出端電位拉高。 1，如果電平用OC(集電極開(kāi)路，TTL)或OD(漏極開(kāi)路，COMS)輸出，那么不用上拉電阻是不能工作的， 這個(gè)很容易理解，管子沒(méi)有電源就

6、不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會(huì)降低（電路中已經(jīng)有了一個(gè)上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是并一個(gè)電阻在IC內(nèi)部的上拉電阻上， 讓它的壓降小一點(diǎn)）。當(dāng)然管子按需要該工作在線性范圍的上拉電阻不能太小。當(dāng)然也會(huì)用這個(gè)方式來(lái)實(shí)現(xiàn)門(mén)電路電平的匹配。 需要注意的是，上拉電阻太大會(huì)引起輸出電平的延遲。（RC延時(shí)） 一般CMOS門(mén)電路輸出不能給它懸空，都是接上拉電阻設(shè)定成高電平。 下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已，那樣電平就會(huì)被拉低。 下拉電阻一般用于設(shè)定低電平或者是阻抗匹配(抗回波干擾)。上拉電阻的工作原

7、理電路圖 如上圖所示，上部的一個(gè)Bias Resaitor 電阻因?yàn)槭墙拥?，因而叫做下拉電阻，意思是將電路?jié)點(diǎn)A的電平向低方向（地）拉；同樣，圖中下部的一個(gè)Bias Resaitor 電阻因?yàn)榻与娫矗ㄕ?，因而叫做上拉電阻，意思是將電路?jié)點(diǎn)A的電平向高方向（電源正）拉。當(dāng)然，許多電路中上拉電阻和下拉電阻中間的那個(gè)12k電阻是沒(méi)有的或者是看不到的。 上圖是RS485/RS422總線上的，可以一下子認(rèn)識(shí)上拉電阻和下拉電阻的意思。但許多電路只有一個(gè)上拉電阻或下拉電阻，而且實(shí)際中，還是上拉電阻的為多。+在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。 1、 定義：上拉就是將不確定的

8、信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻同時(shí)起限流作用！下拉同理！ 上拉是對(duì)器件注入電流，下拉是輸出電流； 弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分 ；對(duì)于非集電極（或漏極）開(kāi)路輸出型電路（如普通門(mén)電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開(kāi)路輸出型電路輸出電流通道。 2、 為什么要使用拉電阻： 一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。 數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！ 3、

9、 一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類(lèi)似于一個(gè)三極管的C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，作用嗎： 比如：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入。 4、 上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是灌電流。+拉電流與灌電流1、概念 拉電流和灌電流是衡量電路輸出驅(qū)動(dòng)能力（注意：拉、灌都是對(duì)輸出端而

10、言的，所以是驅(qū)動(dòng)能力）的參數(shù)，這種說(shuō)法一般用在數(shù)字電路中。這里首先要說(shuō)明，芯片手冊(cè)中的拉、灌電流是一個(gè)參數(shù)值，是芯片在實(shí)際電路中允許輸出端拉、灌電流的上限值（允許最大值）。而下面要講的這個(gè)概念是電路中的實(shí)際值。 由于數(shù)字電路的輸出只有高、低（0，1）兩種電平值，高電平輸出時(shí)，一般是輸出端對(duì)負(fù)載提供電流，其提供電流的數(shù)值叫“拉電流”；低電平輸出時(shí)，一般是輸出端要吸收負(fù)載的電流，其吸收電流的數(shù)值叫“灌（入）電流”。 對(duì)于輸入電流的器件而言：灌入電流和吸收電流都是輸入的，灌入電流是被動(dòng)的，吸收電流是主動(dòng)的。 如果外部電流通過(guò)芯片引腳向芯片內(nèi)流入稱為灌電流（被灌入）；反之如果內(nèi)部電流通過(guò)芯片引腳從芯片

11、內(nèi)流出稱為拉電流（被拉出）2、為什么能夠衡量輸出驅(qū)動(dòng)能力 當(dāng)邏輯門(mén)輸出端是低電平時(shí)，灌入邏輯門(mén)的電流稱為灌電流，灌電流越大，輸出端的低電平就越高。由三極管輸出特性曲線也可以看出，灌電流越大，飽和壓降越大，低電平越大。 然而，邏輯門(mén)的低電平是有一定限制的，它有一個(gè)最大值UOLMAX。在邏輯門(mén)工作時(shí)，不允許超過(guò)這個(gè)數(shù)值，TTL邏輯門(mén)的規(guī)范規(guī)定UOLMAX 0.40.5V。所以，灌電流有一個(gè)上限。當(dāng)邏輯門(mén)輸出端是高電平時(shí)，邏輯門(mén)輸出端的電流是從邏輯門(mén)中流出，這個(gè)電流稱為拉電流。拉電流越大，輸出端的高電平就越低。這是因?yàn)檩敵黾?jí)三極管是有內(nèi)阻的，內(nèi)阻上的電壓降會(huì)使輸出電壓下降。拉電流越大，輸出端的高電平

12、越低。 然而，邏輯門(mén)的高電平是有一定限制的，它有一個(gè)最小值UOHMIN。在邏輯門(mén)工作時(shí)，不允許超過(guò)這個(gè)數(shù)值，TTL邏輯門(mén)的規(guī)范規(guī)定UOHMIN 2.4V。所以，拉電流也有一個(gè)上限。 可見(jiàn)，輸出端的拉電流和灌電流都有一個(gè)上限，否則高電平輸出時(shí)，拉電流會(huì)使輸出電平低于UOHMIN；低電平輸出時(shí)，灌電流會(huì)使輸出電平高于UOLMAX。所以，拉電流與灌電流反映了輸出驅(qū)動(dòng)能力。（芯片的拉、灌電流參數(shù)值越大，意味著該芯片可以接更多的負(fù)載，因?yàn)?，例如灌電流是?fù)載給的，負(fù)載越多，被灌入的電流越大）。由于高電平輸入電流很小，在微安級(jí)，一般可以不必考慮，低電平電流較大，在毫安級(jí)。所以，往往低電平的灌電流不超標(biāo)就不會(huì)

13、有問(wèn)題。用扇出系數(shù)來(lái)說(shuō)明邏輯門(mén)來(lái)驅(qū)動(dòng)同類(lèi)門(mén)的能力，扇出系數(shù)No是低電平最大輸出電流和低電平最大輸入電流的比值。 =在集成電路中， 吸電流、拉電流輸出和灌電流輸出是一個(gè)很重要的概念。拉即泄，主動(dòng)輸出電流，是從輸出口輸出電流。灌即充，被動(dòng)輸入電流，是從輸出端口流入。吸則是主動(dòng)吸入電流，是從輸入端口流入。吸電流和灌電流就是從芯片外電路通過(guò)引腳流入芯片內(nèi)的電流,區(qū)別在于吸收電流是主動(dòng)的，從芯片輸入端流入的叫吸收電流。灌入電流是被動(dòng)的,從輸出端流入的叫灌入電流。拉電流是數(shù)字電路輸出高電平給負(fù)載提供的輸出電流，灌電流時(shí)輸出低電平是外部給數(shù)字電路的輸入電流，它們實(shí)際就是輸入、輸出電流能力。吸收電流是對(duì)輸入端

14、（輸入端吸入）而言的；而拉電流（輸出端流出）和灌電流（輸出端被灌入）是相對(duì)輸出端而言的。+給一個(gè)直觀解釋： 圖中PB0輸出0，LED會(huì)亮，PB0的電流方向是流向PB0也就是灌電流了；而PB1要輸出1，LED會(huì)亮，PB1的電流方向是從PB1流出，也就是拉電流了。+ 在實(shí)際電路中灌電流是由后面所接的邏輯門(mén)輸入低電平電流匯集在一起而灌入前面邏輯門(mén)的輸出端所形成，讀者參閱圖18-2-3自明。顯然它的測(cè)試電路應(yīng)該如圖18-2-4(b)所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過(guò)灌電流是通過(guò)接向電源的一只電位器而獲得的，調(diào)節(jié)的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。(a)

15、 灌電流負(fù)載 (b) 拉電流負(fù)載 圖18-2-3 灌電流與放電流示意圖(a) 灌電流負(fù)載特性曲線 (b) 測(cè)試電路 圖18-2-4 灌電流負(fù)載特性曲線及測(cè)試電路 當(dāng)輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時(shí)，即uOL=UOLMAX時(shí)所對(duì)應(yīng)的灌電流值定義為輸出低電平電流的量大值IOLMAX。 不同系列的邏輯電路，同一系列中不同的型號(hào)的集成電路，國(guó)家標(biāo)準(zhǔn)中對(duì)輸出低電平電流的最大值IOLMAX的規(guī)范值的規(guī)定往往是不同的。比較常用的數(shù)值如下 TTL系列 IOLMAX=16mA LSTTL74系列 IOLMAX=8mA LSTTL54系列 IOLMAX=4mA 扇出系數(shù)NO是描述集成電路帶負(fù)載能力的參數(shù)，它的定義式如下： NO= IOLMAX/ IILMAX 其中IOLMAX為最大允許灌電流，IILMAX是一個(gè)負(fù)載門(mén)灌入本級(jí)的電流。No越大，說(shuō)明門(mén)的負(fù)載能力越強(qiáng)。一般產(chǎn)品規(guī)定要求No8。在決定扇出系數(shù)時(shí)，正確計(jì)算電流值是重要的，對(duì)于圖18-2-3而言，后面所接的邏輯門(mén)的輸