音頻頻率數(shù)字掃頻儀

1、C2000參賽項目報告（命題組）題 目： 基于TMS320F2808的音頻頻率數(shù)字掃頻儀 基于TMS320F2808的音頻頻率數(shù)字掃頻儀何蘇勤 呂咸亮 劉勇 王小慶（北京化工大學信息科學與技術學院 郵編100029）摘要：本文提出了一種基于DSP（TMS320F2808）的音頻頻率數(shù)字掃頻儀設計方法，詳細介紹了由DSP產(chǎn)生正弦掃頻信號和幅頻特性測量的核心算法和實現(xiàn)過程。按此方案設計的掃頻儀，可測得被測網(wǎng)絡在20Hz20KHz范圍內(nèi)的幅頻特性，并將測量結(jié)果發(fā)送給PC機顯示。同時，文中還為C2000設計了幅頻均衡算法，并分析了該算法的運算量，給出了C2000能否實時處理的依據(jù)。關鍵詞：數(shù)字掃頻儀、

2、DSP、幅頻特性測量、幅頻均衡Digital Audio-Frequency Sweeper based on TMS320F2808HeSuqin LvXianliang LiuYong WangXiaoqing(College of Information Science and Technology, Beijing University of Chemical Technology)Abstract：This paper introduces a method of the designing of Digital Audio-Frequency Sweeper based on DS

3、P TMS320F2808.Detailed core algorithm and implementation process are presented here to generate swept sine wave as well as amplitude-frequency response characteristic measurement.Sweeper designed under this scheme can be used to measure the band-stop networks amplitude-frequency response characteris

4、tic in the range of 20Hz20KHz,and the final result can be transferred to computer to display.In addition,the paper designs an algorithm of amplitude-frequency equalization,and analyses its computation,offers a basis on whether the C2000 can real-time process. Key words：digital sweeper,DSP, amplitude

5、-frequency response characteristic measurement, amplitude-frequency equalization1 引言在電子產(chǎn)品生產(chǎn)或調(diào)試過程中，經(jīng)常需要對網(wǎng)絡的頻率特性進行測量，一般采用頻率特性測試儀即掃頻儀來測量。掃頻儀是一種能在屏幕上直接觀察被測網(wǎng)絡頻率特性曲線的頻域測試儀器，它為被測網(wǎng)絡的調(diào)整、校準及故障的排除提供了極大的方便。本方案利用TMF320F2808高速的運算能力以及豐富的片內(nèi)外設，設計并制作出了一臺適用于音頻頻率范圍的數(shù)字掃頻儀，它分別使用DSP內(nèi)部的PWM模塊和ADC模塊產(chǎn)生掃頻信號和采集數(shù)據(jù)，具有外圍電路少，運算效率高，

6、運算精度高以及結(jié)果數(shù)據(jù)可存儲等特點。2 系統(tǒng)指標（1）掃頻信號產(chǎn)生頻率范圍：20Hz-20KHz，輸出幅度0-3V，輸出電阻600W。（2）帶阻網(wǎng)絡 以10KHz單頻信號為基準，帶阻網(wǎng)絡最大衰減10dB。（3）幅頻特性測試 信號調(diào)理2的輸入阻抗為600W。3 系統(tǒng)方案3.1總體介紹系統(tǒng)由掃頻信號產(chǎn)生電路、帶阻網(wǎng)絡電路、ADC驅(qū)動電路、系統(tǒng)與PC機通信、PC機終端顯示等幾大部分構成，如圖1所示。整個系統(tǒng)以TMS320F2808為控制和測量的核心：正弦掃頻信號由該DSP的ePWM1和ePWM2模塊控制產(chǎn)生；使用DSP內(nèi)部的ADC模塊采集通過帶阻網(wǎng)絡后的信號，其采樣頻率由ePWM3控制；通信部分使用

7、了DSP的SCIA單元，采用RS-232標準與計算機進行通訊；此外，還使用DSP的GPIO對系統(tǒng)中使用到的模擬開關進行控制選擇。當系統(tǒng)運行時，用戶由PC終端顯示程序向DSP發(fā)出掃頻命令，DSP收到該命令后，啟動相關的外設模塊，產(chǎn)生掃頻信號，同時采集經(jīng)過帶阻網(wǎng)絡后的信號并進行相應數(shù)據(jù)處理工作。數(shù)據(jù)處理完成后，計算結(jié)果通過DSP SCIA接口發(fā)送給PC終端顯示程序，在PC終端顯示程序上顯示并存儲該帶阻網(wǎng)絡的幅頻特性。圖1 總體設計圖3.2幅頻特性測試原理常用的掃頻儀大致可分為兩類，第一類是用鋸齒波調(diào)制高頻信號，在陰極射線管上顯示結(jié)果；第二類是以壓控振蕩器為核心，運用類似鎖相頻率合成技術，并配合A/

8、D、D/A轉(zhuǎn)換器，在單片機控制下完成掃頻。第一類掃頻儀是以50Hz電源頻率和LC振蕩器為基準信號，它的不足之處是易受干擾，頻率偏差大，現(xiàn)在其應用越來越少。隨著數(shù)字測量技術的發(fā)展，第二類的應用越來越廣泛，根據(jù)其設計原理，我們設計并制作出了一臺基于TMF320F2808的數(shù)字掃頻儀。系統(tǒng)由DSP的ePWM模塊控制產(chǎn)生幅度穩(wěn)定的單頻正弦信號，將信號饋給被測網(wǎng)絡的輸入端口，然后由DSP采集被測網(wǎng)絡輸出端口的信號，計算出其幅值，并記錄。改變單頻正弦信號的頻率，并重復上述過程，得到足夠多的頻點數(shù)據(jù)，即可繪制出該被測網(wǎng)絡的幅頻特性。3.3掃頻信號產(chǎn)生電路根據(jù)要求，我們通過TMS320F2808內(nèi)部的ePWM

9、模塊控制產(chǎn)生確定頻率的單頻正弦信號。使用PWM控制技術產(chǎn)生正弦信號主要有兩種方法：方法一：應用PWM控制技術產(chǎn)生SPWM波形，經(jīng)低通濾波器后得到所需的正弦信號。SPWM波的產(chǎn)生就是利用一系列連續(xù)的三角波和正弦波相交，從而得到一系列寬度和正弦波幅值成正比的方波信號，如圖2所示。輸出的信號經(jīng)過低通濾波器濾除高頻分量后，便可產(chǎn)生單頻正弦波。 圖2 SPWM波形的產(chǎn)生方法二：應用PWM控制技術產(chǎn)生所需頻率的方波信號，直接經(jīng)搭建的濾波電路得到所需頻率的正弦信號。由信號理論我們知道，方波信號的頻譜除了基波分量外，還包含一系列離散的諧波頻率分量，如圖3所示。如果設計低通濾波器，能夠只保留基波頻率，而濾除二次

10、諧波及以上的頻率成分，便可以從方波信號中提取出與方波信號同頻率的正弦信號。圖3 方波信號的頻譜與方法一相比，方法二的濾波電路要求相對較高，需要截止頻率隨時根據(jù)方波頻率的變化而變化，但是方法二程序設計簡單，不需要DSP進行太多復雜的運算，節(jié)省了運算時間，加快了系統(tǒng)的掃頻速度。經(jīng)過比較分析，本設計采用方法二。系統(tǒng)使用ePWM1A輸出所需頻率的方波?，F(xiàn)假設要輸出的正弦波的頻率為f，ePWM1單元的時鐘頻率為F0。初始化時設置ePWMA為增減模式，TBCTR=TBPRD時輸出引腳置為高電平，TBCTR=0時置為低電平，如圖4所示。則要產(chǎn)生頻率為f的方波，ePWM1周期寄存器TBPRD的值可由下式得出：

11、 （1）圖4 正弦波產(chǎn)生原理3.4 ADC數(shù)據(jù)采集該部分主要根據(jù)掃頻信號頻率的變化，實時更改ADC的采樣頻率，完成對通過帶阻網(wǎng)絡后的信號的采集。ADC使用ADCINA0通道和ADCINB0通道同時對信號進行采樣，最終結(jié)果通過對兩個通道的值求平均而得。ADC的采樣頻率由ePWM3單元控制，即由ePWM3發(fā)出的EPWM3SOCA脈沖啟動ADC的轉(zhuǎn)換。通過實驗比較，系統(tǒng)設置ADC的采樣頻率為當前掃頻信號頻率的16倍，即一個信號周期采集16個點，用來計算所采集的正弦信號的幅值。ADC初始化時設置為同步采樣模式和級聯(lián)模式，為了提高采樣精度，設置ADCCLK時鐘為12.5MHz。同時設置最大轉(zhuǎn)換信道數(shù)寄存

12、器ADCMAXCONV為1，在輸入信號選擇定序控制寄存器中設置CONV00為0x0，并使能ePWM的SOCA啟動SEQ，以及使能SEQ中斷。而ePWM3初始化時設定為增模式，當TBCTR=TBPRD時產(chǎn)生EPWM3SOCA脈沖，且ePWM3使用與ePWM1相同的時鐘頻率?，F(xiàn)假設ePWM1周期寄存器值為TBPRD1，為了控制ADC采樣頻率為當前掃頻信號頻率的16倍，則設置ePWM3周期寄存器的值TBPRD3=TBPRD1/8，如圖5所示。圖5 ADC采樣頻率的控制3.5算法及數(shù)據(jù)處理3.5.1掃頻信號步進頻率的計算 在掃頻過程中，掃頻信號的步進頻率越小，則測得的帶阻網(wǎng)絡的幅頻特性越精確。由式（1

13、）可得，ePWM1單元周期寄存器TBPRD的數(shù)值與正弦波頻率f成反比例關系，當f值比較大時，TBPRD微小的變化就可能引起f較大的變化。由于TBPRD值必須為整數(shù)，因此這時f間的步進可能會比較大。為了縮減步進，系統(tǒng)希望F0越大越好，特別是在f比較高時。否則鄰近頻率f1與f2算得的TBPRD值可能一樣，即實際輸出的信號頻率并沒有發(fā)生變化。但是在f比較低時，由高頻F0求得的TBPRD值可能會超出ePWM單元周期寄存器所能表示的最大值。借助于Matlab，經(jīng)計算分析得出，在接近于20KHz處，ePWM1單元的時鐘只有設置為DSP的最大時鐘頻率100MHz，才能使掃頻信號的頻率步進小于10Hz。而在1

14、00MHz下，掃頻信號的最小頻率為100MHz/(2*65525)=763Hz，不能滿足從20Hz開始掃頻的要求。因此在20Hz到763Hz處，需要改用較低的時鐘頻率來驅(qū)動ePWM1單元，本系統(tǒng)選擇使用1.25MHz。 由式（1）計算20Hz20KHz范圍內(nèi)各頻率點TBPRD的值可得：在低頻處步進可小于1Hz，即最小分辨率可達1Hz甚至以下。但在高頻時，最小步進將大于1Hz，且隨著f的增加，步進值越大，到最后只能由19.992KHz（TBPRD=2501）直接步進到20KHz（TBPRD=2500），即此時芯片所能達到的最小分辨率為8Hz。3.5.2采集信號幅度的計算正弦信號的幅值按傳統(tǒng)的算法

15、可通過DFT或FFT求得。本系統(tǒng)中，由于采集的信號是單頻的且頻率已知，在此對算法進行了進一步的優(yōu)化處理。對于有限長離散數(shù)字信號xn（0nN-1），其離散譜Xk可由離散傅里葉變換DFT求得。DFT定義為： （2）其中，代入式（2）可得： （3）Xk的模值就等于模擬信號中各對應頻率幅值的N/2倍（k=0除外，X0對應直流分量，其模值是直流分量幅值的N倍）。假設正弦信號的頻率為，ADC采樣頻率為，自然頻率為，采樣點數(shù)為，則在DFT公式中頻率與的對應關系為：即： （4）如果設定，那么由式（4）可知，=1即X1的值對應于單頻正弦信號的幅值。也就是說采樣頻率是單頻信號頻率的N倍（N為采樣點數(shù)），則X1就與

16、該單頻信號的幅值相對應，其信號的幅度為：（5）在本設計中，由于在掃頻過程中已經(jīng)知道當前正弦信號的頻率，且設置采樣頻率，采樣點數(shù)N=16，采樣值為xn（0n15）。那么根據(jù)式（5），當前正弦信號的幅度為： （6）這樣，完全不必做完整的DFT運算，其計算量縮減為DFT計算量的1/N，大大減少了運算時間，提高了系統(tǒng)掃頻的效率。此外，在實際的DSP程序中，事先計算出正弦表和余弦表并存儲在DSP中，在運算時通過查找數(shù)組獲取需要的三角函數(shù)值，這樣避免了DSP在運行過程中進行復雜的正余弦計算。4 系統(tǒng)硬件設計系統(tǒng)硬件部分主要由以下幾部分組成：掃頻信號產(chǎn)生電路、帶阻網(wǎng)絡、ADC驅(qū)動電路、DSP系統(tǒng)模塊以及通訊

17、模塊，其中DSP系統(tǒng)模塊使用的是eZdsp F2808開發(fā)板。所有模塊均設計為單電源供電。4.1掃頻信號產(chǎn)生電路圖6 TLC04濾波電路如圖6所示，本設計選用TI公司的TLC04為核心設計程控濾波器。TLC04是單片集成巴特沃斯低通開關電容濾波器，能夠提供精密的四階低通濾波器功能，成本低、易使用。TLC04的截止頻率穩(wěn)定性只和外部時鐘頻率穩(wěn)定性有關。截止頻率是時鐘可調(diào)的，時鐘截止頻率比為50:1，誤差小于0.8%，可以很方便地通過DSP控制TLC04的截止頻率，以產(chǎn)生需要的正弦波。DSP輸出的高電平為3.3V，如果直接與TLC04的CLKIN相連，則與TLC04的CMOS時鐘不匹配，因此需要進

18、行電平轉(zhuǎn)換。本設計采用TI公司的74HCT04芯片進行電平轉(zhuǎn)換。74HCT04是一款高速六反相器，輸入電平與LSTTL兼容，而輸出為CMOS電平，可以很巧妙地將DSP輸出電平轉(zhuǎn)換為與TLC04匹配的CMOS電平。另外，在DSP輸出的PWM波與TLC04的FILTIN端之間加入了一個10uF的隔直電容，用來隔離虛地和地之間的直流電壓。使用TLC04濾波后的波形直流偏置在2.5V，且峰峰值大于3V，因此需要進行信號衰減。本設計選用TI公司的OPA2364設計衰減電路，使輸出信號的直流偏置在1.5V，幅度在03V之間。如圖7所示。圖7 信號幅度衰減電路經(jīng)圖7輸出的波形中仍有階梯波，需要再對波形進行平

19、滑濾波，以提高系統(tǒng)的測量精度。為了使輸出的正弦波更加平滑，設計了4個濾波器，采用分段濾波，濾波器的結(jié)構如圖8所示。濾波后的4個波形信號由DSP控制信號開關CD74HC4066選擇要進入帶阻網(wǎng)絡的信號，如圖9所示。同時為了與CD74HC4066的控制電平相匹配，由DSP輸出的控制信號要先經(jīng)過74HCT04進行電平轉(zhuǎn)換。為了使掃頻信號產(chǎn)生電路的輸出阻抗為600，需在電壓跟隨電路輸出端串聯(lián)一個600的電阻。但在實際的電路中，考慮到運算放大器有一定的輸出阻抗，沒有直接選擇阻值為600的電阻，而是通過測量，選擇了阻值為580 左右的電阻。圖8 平滑濾波器圖9 多路選擇電路4.2帶阻網(wǎng)絡帶阻網(wǎng)絡模塊是用運

20、放OPA2364組成的二階有源帶阻濾波器，其原理圖如圖10所示。圖10 帶阻網(wǎng)絡原理圖 原理圖的中1.5V是直流偏置，實際硬件實現(xiàn)時可對電源+3V分壓得到。用Multisim電路仿真軟件對其進行仿真，測出帶阻網(wǎng)絡的幅頻特性如圖11所示。當頻率=10kHz時，衰減0.011dB0dB；且?guī)ё杈W(wǎng)絡的最大衰減值為-38.129dB，設計滿足題目所給要求。圖11 帶阻網(wǎng)絡幅頻特性4.3 ADC驅(qū)動電路為了更好的采集模擬信號，設計中在DSP內(nèi)部ADC進行數(shù)據(jù)采集前加了一個運算放大器，作為ADC采樣的驅(qū)動電路和緩沖器，它可以提供低且穩(wěn)定的輸出阻抗，并且可以保護DSP內(nèi)部模數(shù)轉(zhuǎn)換器的輸入。驅(qū)動電路如圖12所

21、示。其中運算放大器選用TI公司的OPA354，該運放單位增益帶寬為250MHz，轉(zhuǎn)換速率高，能夠很好地驅(qū)動高速和中速模數(shù)轉(zhuǎn)換器。按照題目要求，需要在運放的同相輸入端并聯(lián)一個600 的電阻，以保證信號調(diào)理2 的輸入阻抗為600 。但在實際的電路中，考慮到運算放大器的輸入阻抗并不是無窮大，因此并聯(lián)的電阻阻值要稍大于600，經(jīng)過測量，使用610左右的電阻。 圖12 ADC驅(qū)動電路4.4串口通訊模塊 TMS320F2808內(nèi)部有專門的支持異步串行通信模塊（SCI），通過它可以與計算機串口進行通訊。本設計采用SCIA作為通訊端口，經(jīng)過MAX3238電平轉(zhuǎn)換后，與9針標準RS-232口相連。這樣DSP與計

22、算機之間就可以通過串口線來進行數(shù)據(jù)的傳輸。圖13為開發(fā)板中的串口部分硬件連接圖。圖13 串口通訊模塊4.5電源管理模塊系統(tǒng)供電電路總體框圖如圖14所示。系統(tǒng)設計為單電源+5V供電。系統(tǒng)內(nèi)部需要用到的其它電源使用TPS70302分壓而得。TPS70302是TI公司推出的一款LDO穩(wěn)壓器，其輸出電壓可通過外部電阻調(diào)整。同時，為了減小數(shù)字部分與模擬部分間的干擾，系統(tǒng)中將模擬地與數(shù)字地分開，最后在一點接于電源地。另外，在每個數(shù)字芯片的供電電源引腳旁均并聯(lián)了一個0.1F的去耦電容，以濾除紋波和旁路器件的高頻噪聲。（圖中均未標出） 圖14 系統(tǒng)供電電路總體框圖5 系統(tǒng)軟件設計5.1軟件總體框圖系統(tǒng)軟件框圖

23、如圖15所示。在設計時將特定功能的子程序組合成功能模塊，由主程序或ADC中斷子程序調(diào)用。其主要功能模塊有：主程序模塊、ADC和ePWM初始化模塊、SCI接收中斷模塊、ADC中斷模塊，以及ePWM時鐘控制模塊、濾波器選擇控制模塊、幅值計算模塊和SCI數(shù)據(jù)傳送模塊。圖15 系統(tǒng)軟件總體框圖5.2主程序模塊主程序模塊主要負責系統(tǒng)上電后對TMS320F2808的基本初始化操作，包括系統(tǒng)初始化、GPIO初始化、SCI初始化以及PIE初始化等，同時對全局變量賦初始值。本系統(tǒng)中設置TMS320F2808的CPU時鐘為100MHz，使能ADC、ePWM、SCI模塊的時鐘（其中ADC時鐘和ePWM時鐘的使能在A

24、DC和ePWM初始化模塊中設置，這樣可以在系統(tǒng)不掃頻時，不啟動ADC和ePWM模塊，以節(jié)約電能）。在系統(tǒng)初始化中還禁止了看門狗操作，配置高速外設時鐘預分頻器為1，即高速外設時鐘為50MHz，低速外設時鐘預分頻器為2，即低速外設時鐘25MHz。在GPIO初始化中，設置GPIO0、GPIO2、GPIO4、GPIO28、GPIO29為外設功能引腳，設置GPIO1、GPIO3、GPIO5、GPIO6為通用輸出引腳，以用于控制信號開關CD74HC4066。PIE初始化包括中斷寄存器和中斷向量表的初始化。為了在系統(tǒng)上電后能夠接收到上位機的指令，這里還對SCIA串口模塊進行了初始化：設置波特率為9600bi

25、ts/s，8位數(shù)據(jù)位，1位停止位，無校驗位。全局變量的初始化完成對程序中所要使用的各種標志變量和參數(shù)的初始化。由于系統(tǒng)上電后并沒有立即進行掃頻工作，而是在等待接收到上位機的掃頻指令后才開始對帶阻網(wǎng)絡的幅頻特性的測量，因此這里并沒有對ADC模塊和ePWM模塊進行初始化，而是將其單獨作為一個模塊供主程序調(diào)用。5.3 ADC、ePWM初始化模塊在接收到上位機的掃頻指令后，才啟動ePWM和ADC進行幅頻特性的測量工作。因此設計中把這兩個片內(nèi)外設的初始化作為單獨的模塊供主程序調(diào)用：一方面，系統(tǒng)待機時節(jié)約電能；另一方面，重新掃頻時方便主程序的調(diào)用。ADC初始化操作主要包括啟用ADC模塊的時鐘，設置為同步采

26、樣模式和級聯(lián)模式，配置ADCCLK時鐘為12.5MHz。同時設置最大轉(zhuǎn)換信道數(shù)寄存器ADCMAXCONV為1，在輸入信號選擇定序控制寄存器中設置CONV00為0x0，并使能ePWM的SOCA啟動SEQ，以及使能SEQ中斷。ePWM初始化操作包括啟動ePWM模塊的時鐘，設置ePWM1的計數(shù)模式為增減模式；時基時鐘預定標為3，高速時基時鐘預定標為5，即ePWM1和ePWM2的初始計數(shù)時鐘頻率為100MHz/(8*10)= 1.25MHz；在計數(shù)器值為0時引腳輸出為低電平，計數(shù)器值周期匹配時輸出為高電平；周期寄存器值初始化為31250，即輸出方波的初始頻率為20HZ。由于時鐘截止頻率比為50:1，因

27、此設置ePWM2的周期寄存器值為ePWM1周期寄存器值除以50，其余設置同ePWM1設置。ePWM3設置計數(shù)模式為增模式；初始計數(shù)時鐘頻率與ePWM1、ePWM2相同；使能EPWM3SOCA脈沖的輸出，且在計數(shù)器發(fā)生周期匹配時輸出該脈沖，啟動ADC轉(zhuǎn)換；周期寄存器值初始化為15625，即ADC采樣頻率初始化為80Hz。5.4 SCI接收中斷模塊 SCI接收中斷模塊主要用于接收上位機的指令。程序中使用全局變量start來表示是否開始掃頻。在主程序的全局變量初始化時將start設置為0，即系統(tǒng)上電后直到接收到上位機的指令后才開始掃頻工作。在SCI中斷子程序中，將SCI接收緩沖寄存器的值賦給star

28、t，如果start為非零值，則表示啟動掃頻；如果start為0，則系統(tǒng)繼續(xù)保持等待狀態(tài)。5.5 ADC中斷模塊在ADC中斷服務子程序中，將完成程序的核心工作，包括信號幅度的計算、將計算結(jié)果通過SCI傳送給上位機、掃頻信號頻率的變換以及濾波器的選擇控制等。程序流程圖如圖16所示。圖16 ADC中斷服務子程序流程圖進入ADC中斷服務子程序后，首先將ADC轉(zhuǎn)換結(jié)果緩沖寄存器ADCRESULT0、ADCRESULT1中的數(shù)據(jù)分別讀取到指定的存儲單元adcina0index和adcinb0index中，然后數(shù)組下標index加1，以保存下一次轉(zhuǎn)換結(jié)果。如果此時index為16，則表示當前頻率下已采夠足夠

29、點的數(shù)據(jù)，轉(zhuǎn)而進行信號幅度的計算。由于信號幅值是03V之間的浮點值，而TMS320F2808是定點運算處理器，為了提高運算效率，利用TI公司提供的IQmath程序庫中的相關函數(shù)進行運算，這樣浮點運算就轉(zhuǎn)換成速度快得多的整數(shù)運算。其主要計算代碼為：void computation(void) _iq A1,A2,A,B,S; /使用IQmath中IQ格式的變量int n;/A0通道采集信號的幅值計算for(n=0;n16;n+) /將采樣值轉(zhuǎn)換成相應的IQ格式 adcvaluen = _IQ(adcina0n*3.0/4096);/實部運算A1 = 0; for(n=0;n16;n+) A1 +

30、= _IQmpy(adcvaluen,cos_tablen);/虛部運算A2 = 0;for(n=0;n16;n+) A2 += _IQmpy(adcvaluen,sin_tablen);/求復數(shù)的幅值A = _IQmag(A1,A2); /B0通道采集信號的幅值計算for(n=0;n16;n+) adcvaluen = _IQ(adcinb0n*3.0/4096);/實部運算A1 = 0; for(n=0;n16;n+) A1 += _IQmpy(adcvaluen,cos_tablen);/虛部運算A2 = 0;for(n=0;n16;n+) A2 += _IQmpy(adcvaluen,

31、sin_tablen);B = _IQmag(A1,A2); /將由兩個通道計算出的值求平均S = (A+B)/2;/將S轉(zhuǎn)換成浮點數(shù)后再放大一定的倍數(shù)，以便于SCI傳送 ampvalue = (unsigned int)(_IQtoF(S) * 64);計算結(jié)束后，將結(jié)果和當前掃頻信號的頻率通過SCI發(fā)送給上位機，并將index復位為0。如果當前掃頻信號的頻率大于20KHz，則置start=0，結(jié)束掃頻。系統(tǒng)將處于待機狀態(tài)，直至接收到上位機重新發(fā)給的掃頻指令。否則，通過更改ePWM相應設置，并選擇合適的低通濾波器，產(chǎn)生下一掃頻信號，具體程序流程圖如圖17所示。在所有工作完成后，復位序列發(fā)生器

32、SEQ1，清除SEQ1中斷標志位INT_SEQ1，清零PIEACK中的第1組中斷對應位，以響應下一次中斷。前面已經(jīng)分析過，在系統(tǒng)使用100MHz產(chǎn)生PWM波時，隨著掃頻信號頻率的增加，步進頻率不能達到1Hz。為了避免出現(xiàn)前后兩個掃頻信號的頻率相同，使用while循環(huán)來進行判斷和修改。首先每次將計算得的ePWM1的周期寄存器值保存在全局變量Prdtmp中，在需要產(chǎn)生下一掃頻信號時，將當前計算得的tmp與上一次保存的Prdtmp進行比較。如果兩者相等，則表示當前掃頻信號的頻率與上一次相同，需要繼續(xù)增加頻率值，直至重新計算得的tmp與Prdtmp不相等。這時才使用該tmp值設置ePWM1、ePWM2

33、、ePWM3的周期寄存器值。5.6 PC機終端顯示程序的設計上位機（PC）的終端顯示程序使用C+語言編寫而成，主要用來實現(xiàn)通過串口向DSP發(fā)送指令和接受來自DSP的數(shù)據(jù)并顯示。此外，還添加了數(shù)據(jù)結(jié)果的保存、打開和查詢功能。完整的終端顯示程序界面見附錄 圖17 產(chǎn)生下一掃頻信號程序流程圖 6 系統(tǒng)關鍵設計與創(chuàng)新本系統(tǒng)的關鍵就是合理利用DSP的PWM模塊產(chǎn)生穩(wěn)定的正弦掃頻信號，為后面準確測量帶阻網(wǎng)絡的幅頻特性提供基礎。設計中充分利用了開關電容濾波器TLC04截止頻率可控的特點，DSP只要負責輸出PWM波形和控制TLC04的截止頻率即可。方法簡單、實用，同時減輕了DSP軟件的負擔，提高了測量效率。創(chuàng)

34、新點如下：（1）充分利用了DSP C2000系列豐富的外設資源，掃頻信號的產(chǎn)生和幅頻特性的測試全是使用TMS320F2808內(nèi)部模塊進行設計，減少了外圍電路，提高了資源利用率。（2）結(jié)合系統(tǒng)實際情況，在DFT的基礎上，優(yōu)化了幅頻特性測試的算法。相比較DFT或FFT運算，極大地減少了運算量，提高了運算速度。7 評測與結(jié)論7.1評測音頻頻率數(shù)字掃頻儀使用IWATSU SS-7082雙通三蹤示波器進行測試，示波器的頻率范圍為20MHz，滿足測試要求。（1）掃頻信號的幅值經(jīng)過測試，系統(tǒng)正弦波波形的峰峰值最終基本穩(wěn)定在1.76V，滿足0-3V的要求。（2）輸入阻抗、輸出阻抗的測量由DSP產(chǎn)生頻率為10K

35、的信號波形，測量信號調(diào)理1輸出端正弦波的峰峰值V1=1.77v；在信號調(diào)理1輸出端串聯(lián)一個600 的電阻后接地，再次測量信號調(diào)理1輸出端波形的峰峰值V2=0.88v。比較V1、V2的值，V2約等于V1的一半，可估算出信號調(diào)理1的輸出阻抗約為600。將信號調(diào)理1輸出端直接與信號調(diào)理2輸入端相連，再次測量信號調(diào)理1輸出端或信號調(diào)理2輸入端波形的峰峰值V30.88v，V3的值約為V1的值的一半，因此，可估算出信號調(diào)理2的輸入阻抗約為600 。（3）帶阻網(wǎng)絡頻率特性的測試在選取的各個頻率點處，測量帶阻網(wǎng)絡的輸入、輸出信號的幅度值，計算出帶阻網(wǎng)絡在該頻率點出的頻域特性，與PC端顯示界面讀取的結(jié)果的比較見

36、下面表1。表1 帶阻網(wǎng)絡頻率特性測試數(shù)據(jù)頻率 /Hz帶阻網(wǎng)絡衰減/dB本設計測試值/dB誤差輸入/v輸出/v502.042.2700.9270.8750.0565001.992.1200.5500.5100.07320001.810.510-11.00-10.560.04024001.780.145-21.78-20.630.05325001.760.144-21.74-21.850.00550001.761.225-3.148-3.0960.017100001.761.710-0.250-0.2410.036160001.761.8500.4330.4430.023 由誤差分析可見，本設計方

37、案的測量誤差控制在0.1%以內(nèi)。7.2結(jié)論 根據(jù)上述測量結(jié)果，本設計在誤差容許的范圍內(nèi)，均能達到設計指標，這說明本設計方案是切實可行的，能夠?qū)崿F(xiàn)對帶阻網(wǎng)絡進行幅頻特性測試的功能。8 發(fā)揮部分：幅頻均衡算法的設計8.1 數(shù)字幅頻均衡方案均衡器用于實現(xiàn)對帶阻網(wǎng)絡頻率特性的補償，以獲得平坦的幅頻響應。有以下幾種方案：方案1：采用自適應濾波器。以最小均方誤差為準則，根據(jù)輸入信號的改變，通過濾波器輸出信號與參考信號之間的誤差，自動調(diào)整濾波器的系數(shù)，以達到時變最佳濾波器，適合于未知信號或非平穩(wěn)信號的處理。方案2：采用無限沖激響應濾波器（IIR）。IIR濾波器設計簡單，實現(xiàn)的階數(shù)較低。但它具有非線性相位，且由于其為反饋型結(jié)構（即傳遞函數(shù)存在極點），對濾波器參數(shù)的精度要求較高，否則可能引起振蕩或發(fā)散。方案3：采用有限沖激響應濾波器（FIR）。FIR 濾波器采用非遞歸結(jié)構，可以得到嚴格的線性相位，運算誤差較小，且傳遞函數(shù)不存在極點，穩(wěn)定性好。但與IIR 濾波器相比，相同條件下需要的階數(shù)更高，導致延遲時間較長。由于本系統(tǒng)對固定網(wǎng)絡進行幅頻均衡，方案1的優(yōu)勢無法體現(xiàn)，同時為了保證系統(tǒng)的穩(wěn)定性，選取方案3。8.2 FIR濾波器設計目前FIR濾波器的設計方法主要有三種：窗函數(shù)法、頻率取樣法和切比雪夫等波紋逼近的最優(yōu)設計方法，最常用的是窗函數(shù)