《微電子學(xué)》--Chap03--N_第1頁
《微電子學(xué)》--Chap03--N_第2頁
《微電子學(xué)》--Chap03--N_第3頁
《微電子學(xué)》--Chap03--N_第4頁
《微電子學(xué)》--Chap03--N_第5頁
已閱讀5頁,還剩26頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、北京大學(xué)北京大學(xué)大規(guī)模集成電路基礎(chǔ)3. 1半導(dǎo)體集成電路概述半導(dǎo)體集成電路概述集成電路(集成電路(Integrated Circuit,IC)芯片(芯片(Chip, Die)硅片(硅片(Wafer)集成電路的成品率:集成電路的成品率:Y=硅片上好的芯片數(shù)硅片上好的芯片數(shù)硅片上總的芯片數(shù)硅片上總的芯片數(shù)100%成品率的檢測,決定工藝的穩(wěn)定性,成品率的檢測,決定工藝的穩(wěn)定性,成品率對集成電路廠家很重要成品率對集成電路廠家很重要集成電路發(fā)展的原動(dòng)力:不斷提高的性能集成電路發(fā)展的原動(dòng)力:不斷提高的性能/價(jià)格比價(jià)格比集成電路發(fā)展的特點(diǎn):性能提高、價(jià)格降低集成電路發(fā)展的特點(diǎn):性能提高、價(jià)格降低集成電路的性

2、能指標(biāo):集成電路的性能指標(biāo): 集成度集成度 速度、功耗速度、功耗 特征尺寸特征尺寸 可靠性可靠性主要途徑:縮小器件的特征尺寸主要途徑:縮小器件的特征尺寸 增大硅片面積增大硅片面積功耗功耗 延遲積延遲積集成電路的關(guān)鍵技術(shù):光刻技術(shù)集成電路的關(guān)鍵技術(shù):光刻技術(shù)(DUV)縮小尺寸:縮小尺寸:0.250.18m mm增大硅片:增大硅片:8英寸英寸12英寸英寸亞亞0.1m mm:一系列的挑戰(zhàn),:一系列的挑戰(zhàn),亞亞50nm:關(guān)鍵問題尚未解決:關(guān)鍵問題尚未解決新的光刻技術(shù):新的光刻技術(shù): EUV SCAPEL(Bell Lab.的的E-Beam) X-ray集成電路的制造過程:集成電路的制造過程: 設(shè)計(jì)設(shè)計(jì)

3、 工藝加工工藝加工 測試測試 封裝封裝定義電路的輸入輸出(電路指標(biāo)、性能)定義電路的輸入輸出(電路指標(biāo)、性能)原理電路設(shè)計(jì)原理電路設(shè)計(jì)電路模擬電路模擬(SPICE)布局布局(Layout)考慮寄生因素后的再模擬考慮寄生因素后的再模擬原型電路制備原型電路制備測試、評測測試、評測產(chǎn)品產(chǎn)品工藝問題工藝問題定義問題定義問題不符合不符合不符合不符合集成電路產(chǎn)業(yè)的發(fā)展趨勢:集成電路產(chǎn)業(yè)的發(fā)展趨勢:獨(dú)立的設(shè)計(jì)公司(獨(dú)立的設(shè)計(jì)公司(Design House)獨(dú)立的制造廠家(標(biāo)準(zhǔn)的獨(dú)立的制造廠家(標(biāo)準(zhǔn)的Foundary)集成電路類型:數(shù)字集成電路、模擬集成電路集成電路類型:數(shù)字集成電路、模擬集成電路數(shù)字集成電路

4、基本單元:開關(guān)管、反相器、組合邏輯門數(shù)字集成電路基本單元:開關(guān)管、反相器、組合邏輯門模擬集成電路基本單元:放大器、電流源、電流鏡、轉(zhuǎn)換器等模擬集成電路基本單元:放大器、電流源、電流鏡、轉(zhuǎn)換器等3.2 雙極集成電路基礎(chǔ)雙極集成電路基礎(chǔ)有源元件:有源元件:雙極晶體管雙極晶體管無源元件:電阻、電容、電感等無源元件:電阻、電容、電感等雙極數(shù)字集成電路雙極數(shù)字集成電路基本單元:邏輯門電路基本單元:邏輯門電路雙極邏輯門電路類型:雙極邏輯門電路類型:4電阻電阻-晶體管邏輯晶體管邏輯 (RTL)4二極管二極管-晶體管邏輯晶體管邏輯 (DTL)4晶體管晶體管-晶體管邏輯晶體管邏輯 (TTL)4集成注入邏輯集成注

5、入邏輯 (I2L)4發(fā)射極耦合邏輯發(fā)射極耦合邏輯 (ECL)雙極模擬集成電路雙極模擬集成電路一般分為:一般分為:線性電路(輸入與輸出呈線性關(guān)系)線性電路(輸入與輸出呈線性關(guān)系)非線性電路非線性電路接口電路:如接口電路:如A/D、D/A、電平位移電路等、電平位移電路等3.3 MOS集成電路基礎(chǔ)集成電路基礎(chǔ)基本電路結(jié)構(gòu):基本電路結(jié)構(gòu):MOS器件結(jié)構(gòu)器件結(jié)構(gòu)基本電路結(jié)構(gòu):基本電路結(jié)構(gòu):CMOS基本電路結(jié)構(gòu):基本電路結(jié)構(gòu):CMOSMOS集成電路集成電路數(shù)字集成電路、模擬集成電路數(shù)字集成電路、模擬集成電路MOS 數(shù)字集成電路數(shù)字集成電路基本電路單元:基本電路單元: CMOS開關(guān)開關(guān) CMOS反相器反相器

6、INOUTCMOS開關(guān)開關(guān)WWVDDINOUTCMOS反相器反相器VDDYA1A2與非門:與非門:Y=A1A2Vsspoly 柵Vdd布線通道參考孔有源區(qū)N+P+3.4 影響集成電路性能的因素和發(fā)展趨勢影響集成電路性能的因素和發(fā)展趨勢 有源器件有源器件 無源器件無源器件 隔離區(qū)隔離區(qū) 互連線互連線 鈍化保護(hù)層鈍化保護(hù)層 寄生效應(yīng):電容、有源器件、寄生效應(yīng):電容、有源器件、電阻、電感電阻、電感3.4 影響集成電路性能的因素和發(fā)展趨勢影響集成電路性能的因素和發(fā)展趨勢器件的門延遲:器件的門延遲: 遷移率遷移率 溝道長度溝道長度電路的互連延遲:電路的互連延遲: 線電阻(線尺寸、電阻率)線電阻(線尺寸、

7、電阻率) 線電容(介電常數(shù)、面積)線電容(介電常數(shù)、面積)途徑:途徑:提高遷移率,如提高遷移率,如GeSi材料材料減小溝道長度減小溝道長度互連的類別:互連的類別:芯片內(nèi)互連、芯片間互連芯片內(nèi)互連、芯片間互連 長線互連長線互連(Global) 中等線互連中等線互連 短線互連短線互連(Local)門延遲時(shí)間與溝到長度的關(guān)系門延遲時(shí)間與溝到長度的關(guān)系減小互連的途徑:減小互連的途徑: 增加互連層數(shù)增加互連層數(shù) 增大互連線截面增大互連線截面 Cu互連、互連、Low K介質(zhì)介質(zhì) 多芯片模塊(多芯片模塊(MCM) 系統(tǒng)芯片(系統(tǒng)芯片(System on a chip)減小特征尺寸、提高集成度、減小特征尺寸、

8、提高集成度、Cu互連、系統(tǒng)優(yōu)化設(shè)計(jì)、互連、系統(tǒng)優(yōu)化設(shè)計(jì)、SOC集成電集成電路芯片路芯片中金屬中金屬互連線互連線所占的所占的面積與面積與電路規(guī)電路規(guī)模的關(guān)模的關(guān)系曲線系曲線 互連線寬與互連線延遲的關(guān)系互連線寬與互連線延遲的關(guān)系互連技術(shù)與器件特征尺寸的縮小互連技術(shù)與器件特征尺寸的縮?。ㄙY料來源:(資料來源:Solidstate Technology Oct.,1998Solidstate Technology Oct.,1998) M aterials in Silicon-Based M icroelectronics porous silicon BN(Boron N itride) Low

9、D ielectrics Polym er Pt RuO2(ruthenium O xide) IrO2 (Iridium O xide) SrRuO3 Electrode (LaSr)CoO3 M aterials Y Ba2Cu3O7 SrB i2TA5O9 Pb(Zr,Ti)O3 Ferro Electrocs (Pb,La)(Zr,Ti)O3 Ta2O5 TiO2 B ST(Barium ST) High Dielectrics ST(Strontium Titanate) TiN TiN /Ti Cu/TiN M etals Cu W PtSi2 CoSi2 TiSi2 Silici

10、des M oSi2 TaSi2 Si3N4 Polysilicon A l SiO2 Si 1970 1980 1990 2000 2010Q uantum leap in new m aterials集成電路中的材料集成電路中的材料小結(jié):小結(jié):Bipolar: 基區(qū)基區(qū)(Base),基區(qū)寬度,基區(qū)寬度Wb 發(fā)射區(qū)發(fā)射區(qū)(Emitter) 收集區(qū)收集區(qū)(Collector) NPN,PNP 共發(fā)射極特性曲線共發(fā)射極特性曲線 放大倍數(shù)放大倍數(shù) 、 特征頻率特征頻率fT小結(jié):小結(jié):MOS 溝道區(qū)溝道區(qū)(Channel),溝道長度,溝道長度L,溝道寬度,溝道寬度W 柵極柵極(Gate) 源區(qū)源區(qū)/源極源極(Source) 漏區(qū)漏區(qū)/漏極漏極(Drain) NMOS、PMOS、CMOS 閾值電壓閾值電壓Vt,擊穿電壓,擊穿電壓 特性曲線、轉(zhuǎn)移特性曲線特性曲線、轉(zhuǎn)移特性曲線 泄漏電流泄漏電流(截止電流截止電流)、驅(qū)動(dòng)電流、驅(qū)動(dòng)電流(導(dǎo)通電流導(dǎo)通電流)小結(jié):器件結(jié)構(gòu)小結(jié):器件結(jié)構(gòu) 雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu) CMOS

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論