一種新型的高性能調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)(優(yōu)秀獎(jiǎng))

1、萌芽杯1“萌芽杯萌芽杯”參賽論文參賽論文“一種新型調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)一種新型調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)”階段性成果論文階段性成果論文自控 1001吳浩冉宋松齊張洋于文龍萌芽杯2目目 錄錄摘摘 要要.11選題背景及方案確定選題背景及方案確定.21.1 選題背景選題背景.21.2 方案分析及確定方案分析及確定.32.方案的原理介紹方案的原理介紹.52.1 總體框架分析總體框架分析.52.2 各主要功能模塊的基本原理各主要功能模塊的基本原理.62.2.1 音頻信號(hào)處理模塊音頻信號(hào)處理模塊.62.2.2 數(shù)字信號(hào)處理模塊數(shù)字信號(hào)處理模塊.62.2.3 射頻處理模塊射頻處理模塊.162.2.4 控制與顯

2、示模塊控制與顯示模塊.213硬件實(shí)現(xiàn)硬件實(shí)現(xiàn).243.1 主體硬件實(shí)現(xiàn)框架主體硬件實(shí)現(xiàn)框架.243.2 各關(guān)鍵模塊的硬件設(shè)計(jì)與實(shí)現(xiàn)各關(guān)鍵模塊的硬件設(shè)計(jì)與實(shí)現(xiàn).243.2.1 模擬音頻采集電路的設(shè)計(jì)模擬音頻采集電路的設(shè)計(jì).243.2.2 數(shù)字音頻接收電路的設(shè)計(jì)數(shù)字音頻接收電路的設(shè)計(jì).263.2.3 FPGA 相關(guān)電路的設(shè)計(jì)相關(guān)電路的設(shè)計(jì).273.2.4 DDS 芯片外圍電路設(shè)計(jì)芯片外圍電路設(shè)計(jì).293.2.5 射頻電路的設(shè)計(jì)射頻電路的設(shè)計(jì).303.2.6 控制與顯示電路的設(shè)計(jì).324測(cè)試結(jié)果與仿真驗(yàn)證測(cè)試結(jié)果與仿真驗(yàn)證.354.1 試驗(yàn)機(jī)的單機(jī)測(cè)試方法和結(jié)果試驗(yàn)機(jī)的單機(jī)測(cè)試方法和結(jié)果.354.2

3、 組建同步廣播網(wǎng)的分析組建同步廣播網(wǎng)的分析.395項(xiàng)目的創(chuàng)新點(diǎn)與優(yōu)勢(shì)項(xiàng)目的創(chuàng)新點(diǎn)與優(yōu)勢(shì).415.1 使用數(shù)字信號(hào)處理技術(shù)使用數(shù)字信號(hào)處理技術(shù).415.2 使用使用 FPGA 作為開發(fā)平臺(tái)作為開發(fā)平臺(tái).415.3 實(shí)現(xiàn)單頻同步廣播實(shí)現(xiàn)單頻同步廣播.426推廣前景與進(jìn)一步完善推廣前景與進(jìn)一步完善.446.1 推廣前景推廣前景.446.2 進(jìn)一步完善的設(shè)想進(jìn)一步完善的設(shè)想.447致謝致謝.468參考文獻(xiàn)參考文獻(xiàn).479附錄附錄 控制面板設(shè)置及操作說明控制面板設(shè)置及操作說明.48萌芽杯1摘摘 要要本參賽項(xiàng)目以廣播業(yè)的需求為背景，主要研制了一種新型高性能調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)，項(xiàng)目采用數(shù)字調(diào)頻調(diào)制技術(shù)替

4、代傳統(tǒng)調(diào)頻廣播的模擬調(diào)制方法，系統(tǒng)硬件設(shè)備與傳統(tǒng)的調(diào)頻廣播設(shè)備相比具有較大突破，設(shè)備可以實(shí)現(xiàn)從模擬或數(shù)字雙聲道音頻輸入到 87108MHz 立體聲調(diào)頻信號(hào)輸出的全數(shù)字處理功能。系統(tǒng)以直接數(shù)字頻率合成（DDS）技術(shù)實(shí)現(xiàn)數(shù)字調(diào)頻調(diào)制，實(shí)現(xiàn)了高穩(wěn)定度的射頻輸出和載波同步；以最新的低成本 FPGA 芯片實(shí)現(xiàn)所有的音頻信號(hào)處理和立體聲編碼；通過數(shù)字邏輯來實(shí)現(xiàn)調(diào)頻同步廣播控制，具有極高的準(zhǔn)確性，能夠方便地實(shí)現(xiàn)同步控制，適合在調(diào)頻同步廣播系統(tǒng)中作同步激勵(lì)器使用。從功能實(shí)現(xiàn)上，設(shè)備劃分為四個(gè)模塊：音頻信號(hào)處理模塊、數(shù)字信號(hào)處理模塊、射頻處理模塊和控制與顯示模塊。運(yùn)用本項(xiàng)目技術(shù)實(shí)現(xiàn)的數(shù)字化調(diào)頻設(shè)備具有靈活性、兼

5、容性、高性能指標(biāo)（信噪比、失真度、頻響等） 、低成本、研制與調(diào)試方便等優(yōu)勢(shì)，可以提高現(xiàn)有廣播業(yè)的頻帶利用率，設(shè)備完全滿足同步廣播系統(tǒng)中“三同”的需求。經(jīng)驗(yàn)證，已經(jīng)實(shí)現(xiàn)的設(shè)備各項(xiàng)指標(biāo)較傳統(tǒng)的模擬調(diào)頻廣播設(shè)備均有明顯提高。關(guān)鍵詞：數(shù)字調(diào)頻調(diào)制，直接數(shù)字頻率合成，頻帶利用率，F(xiàn)PGA萌芽杯21選題背景及方案確定選題背景及方案確定1.1 選題背景選題背景目前各種廣播系統(tǒng)普遍采用的調(diào)頻廣播是繼調(diào)幅廣播后的第二代廣播設(shè)備。調(diào)頻廣播具有失真度小、無串信現(xiàn)象、信噪比好、能進(jìn)行高保真度廣播、效率高等顯著優(yōu)點(diǎn)1-2。調(diào)頻廣播的音質(zhì)和頻率穩(wěn)定度主要取決于調(diào)頻激勵(lì)器。目前國(guó)內(nèi)大部分地區(qū)采用的是模擬調(diào)頻激勵(lì)器。雖然模擬

6、調(diào)頻技術(shù)經(jīng)過 60 多年的發(fā)展和完善，所能達(dá)到的各項(xiàng)指標(biāo)不斷提高。然而，由于模擬器件的固有缺陷，模擬調(diào)頻激勵(lì)器的指標(biāo)已經(jīng)接近極限，進(jìn)一步提高的余地已經(jīng)很小了。為了追求更高的廣播收聽質(zhì)量，西方發(fā)達(dá)國(guó)家開始出現(xiàn)與興起了數(shù)字音頻廣播（DAB）技術(shù)。該技術(shù)是將數(shù)字化的音頻信號(hào)及各種數(shù)據(jù)業(yè)務(wù)信號(hào)在數(shù)字狀態(tài)下進(jìn)行壓縮編碼調(diào)制、傳送等處理，提高了信號(hào)傳輸?shù)目垢蓴_性，較小了非線性失真度。然而，DAB 的發(fā)射與接收設(shè)備成本非常昂貴，面臨一個(gè)巨大資金的投入問題；另外，DAB 系統(tǒng)的實(shí)現(xiàn)還面臨著一系列的技術(shù)難題，在我國(guó)發(fā)展比較緩慢。因此，在未來的幾年里我國(guó)利用 DAB 系統(tǒng)來完全取代現(xiàn)有的廉價(jià)的調(diào)頻廣播系統(tǒng)是不現(xiàn)實(shí)

7、的。那么如何在現(xiàn)有的廣播制式下，提高調(diào)頻廣播系統(tǒng)的各項(xiàng)技術(shù)指標(biāo)已成為近年來廣播業(yè)亟待解決的關(guān)鍵技術(shù)問題。隨著數(shù)字化技術(shù)的飛速發(fā)展，各種新的數(shù)字化的處理技術(shù)不斷出現(xiàn)，在這種情況下，調(diào)頻廣播也要實(shí)現(xiàn)全面數(shù)字化才能提高整體性能。為滿足當(dāng)前信息社會(huì)的需求，數(shù)字化的調(diào)頻廣播系統(tǒng)已經(jīng)成為廣播行業(yè)急需投入實(shí)際應(yīng)用的設(shè)備。如 2007 年，黑龍江省大慶市就調(diào)頻同步廣播網(wǎng)項(xiàng)目進(jìn)行公開招標(biāo)，以滿足市區(qū)廣播業(yè)的發(fā)展需求。招標(biāo)要求投標(biāo)系統(tǒng)應(yīng)具有承載模擬、數(shù)字調(diào)頻立體聲廣播業(yè)務(wù)的能力，并可以據(jù)此建立一套完善的、頻帶利用率較高的、技術(shù)先進(jìn)、設(shè)備可靠、經(jīng)濟(jì)適用的廣播系統(tǒng)?；趯?duì)數(shù)字廣播技術(shù)的興趣愛好，并受這則招標(biāo)公告的啟示

8、，我開始深入研究調(diào)頻廣播的相關(guān)技術(shù)，認(rèn)識(shí)到傳統(tǒng)的調(diào)頻廣播為了擴(kuò)大調(diào)頻覆蓋范圍而必須建設(shè)高塔、大功率發(fā)射設(shè)備，這種方式不僅會(huì)造成能源的浪費(fèi)，也易造成電磁輻射。另外，頻率資源的日趨緊缺，也明顯限制了調(diào)頻廣播的發(fā)展，這給廣播界提出了一個(gè)亟待攻克的新課題。因此，依據(jù)標(biāo)書的要求，本人對(duì)一些傳統(tǒng)的調(diào)頻廣播技術(shù)進(jìn)行了改進(jìn)，設(shè)計(jì)了一種新型高性能調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)。萌芽杯31.2 方案分析及確定方案分析及確定要建立一套滿足招標(biāo)要求的廣播系統(tǒng)，首先是要建立適合的調(diào)頻發(fā)射機(jī)系統(tǒng)，而調(diào)頻激勵(lì)器又是調(diào)頻發(fā)射機(jī)系統(tǒng)的核心部件3。因此，我認(rèn)為設(shè)計(jì)一種新型高性能的調(diào)頻激勵(lì)器是實(shí)現(xiàn)同步廣播系統(tǒng)的關(guān)鍵。調(diào)頻發(fā)射機(jī)系統(tǒng)主要完成

9、對(duì)輸入音頻及附加信道信號(hào)進(jìn)行處理，合成基帶信號(hào)，并將基帶信號(hào)調(diào)制到 87108MHz 波段的載波上，經(jīng)激勵(lì)器功放放大輸出，從而實(shí)現(xiàn)在不同的載波上播放不同的節(jié)目。調(diào)頻激勵(lì)器4是調(diào)頻發(fā)射機(jī)的信息處理核心，它直接決定發(fā)射機(jī)性能的優(yōu)劣，在輸出功率要求較小的情況下，調(diào)頻激勵(lì)器也可直接作為發(fā)射機(jī)。根據(jù)內(nèi)部信號(hào)處理方式的不同，調(diào)頻激勵(lì)器可分為數(shù)字式和模擬式兩種。模擬調(diào)頻激勵(lì)器是采用模擬信號(hào)處理及頻率調(diào)制技術(shù)的激勵(lì)器。系統(tǒng)可分為硬件和系統(tǒng)軟件兩部分，系統(tǒng)硬件主要通過模擬電路技術(shù)，完成對(duì)音頻信號(hào)的立體聲編碼，合成基帶信號(hào)，再把基帶信號(hào)送到調(diào)制器，實(shí)現(xiàn)調(diào)頻調(diào)制，并放大射頻信號(hào)等功能；而系統(tǒng)軟件則對(duì)系統(tǒng)硬件進(jìn)行簡(jiǎn)單

10、的監(jiān)測(cè)和控制。如采用模擬調(diào)頻調(diào)制技術(shù)來實(shí)現(xiàn)招標(biāo)需求，由于使用較多模擬器件和分立元件，一般在信號(hào)處理和濾波器的實(shí)現(xiàn)上會(huì)存在較大的誤差，同時(shí)通過模擬技術(shù)來實(shí)現(xiàn)調(diào)頻調(diào)制，還存在著器件老化和非線性的影響，對(duì)激勵(lì)器的性能提升有了很大的限制。而數(shù)字調(diào)頻激勵(lì)器是在模擬調(diào)頻激勵(lì)器基礎(chǔ)上的一種數(shù)字化開發(fā)，其主要功能框架與模擬調(diào)頻激勵(lì)器類似，但是主要采用了數(shù)字信號(hào)處理5-6和直接數(shù)字頻率合成7等技術(shù)對(duì)音頻信號(hào)進(jìn)行數(shù)字化處理。數(shù)字調(diào)頻激勵(lì)器克服了模擬技術(shù)中分立器件誤差大，性能受器件老化影響等問題，其合成信號(hào)失真小、信噪比高，各項(xiàng)性能指標(biāo)有了很大的提高，并適合于構(gòu)成單頻同步廣播系統(tǒng)。同時(shí)，當(dāng)前許多廣播電臺(tái)提出了同步廣

11、播的要求，這就要求調(diào)頻發(fā)射機(jī)系統(tǒng)能夠精確地滿足“三同”要求，即頻率、相位和調(diào)制度的精確相同。使用數(shù)字技術(shù)來實(shí)現(xiàn)調(diào)頻廣播發(fā)射機(jī)，可以充分保證左、右聲道性能的一致性，提高設(shè)備的性能指標(biāo)，充分滿足同步廣播的要求。根據(jù)以上多方面的分析和對(duì)比，我認(rèn)為從理論上來說，數(shù)字化的調(diào)頻激勵(lì)器可以滿足對(duì)高性能的要求；同時(shí)，實(shí)現(xiàn)成本又會(huì)比國(guó)外的數(shù)字激勵(lì)器有大幅萌芽杯4的下降，應(yīng)該可以取代現(xiàn)在普遍使用的模擬激勵(lì)器并在全國(guó)推廣。因此，我在一年多以前就堅(jiān)定了信心，決定設(shè)計(jì)一種數(shù)字調(diào)頻激勵(lì)器的實(shí)現(xiàn)技術(shù)方案。萌芽杯52.方案的原理介紹方案的原理介紹2.1 總體框架分析總體框架分析基于對(duì)通信原理和數(shù)字調(diào)頻等相關(guān)知識(shí)的學(xué)習(xí)，我個(gè)人

12、認(rèn)為用一句簡(jiǎn)單的話來說：用數(shù)字技術(shù)來實(shí)現(xiàn)語(yǔ)音的調(diào)頻調(diào)制，主要就是實(shí)現(xiàn)語(yǔ)音信號(hào)的數(shù)字化、語(yǔ)音信號(hào)的數(shù)字化處理、數(shù)字調(diào)頻調(diào)制以及數(shù)字調(diào)頻信號(hào)的模擬化這幾項(xiàng)功能。因此在設(shè)計(jì)方案中，我將要實(shí)現(xiàn)的硬件設(shè)備分為四個(gè)主要模塊：音頻信號(hào)處理模塊、數(shù)字信號(hào)處理模塊、射頻處理模塊和控制與顯示模塊?；仡櫸业姆桨冈O(shè)計(jì)和設(shè)備實(shí)現(xiàn)過程，我總結(jié)出以上模塊中最重要的是數(shù)字信號(hào)處理模塊和射頻處理模塊。這兩個(gè)模塊以現(xiàn)場(chǎng)可編程門陣列8（FPGA）和直接數(shù)字合成技術(shù)（DDS）為核心，完成數(shù)字化調(diào)頻立體聲信號(hào)的合成和調(diào)制。之所以稱它們是核心，是因?yàn)?FPGA 作為一種開發(fā)平臺(tái)，具有豐富的輸入輸出接口和靈活的可編程性，用它可以實(shí)現(xiàn)對(duì)數(shù)字

13、基帶音頻信號(hào)進(jìn)行濾波和預(yù)加重處理，并且通過簡(jiǎn)單的加法和乘法運(yùn)算就可以完成立體聲信號(hào)的合成。而利用DDS 技術(shù)實(shí)現(xiàn)調(diào)頻調(diào)制，很重要的是它可以保證輸出的調(diào)頻信號(hào)頻率分辨率高，相位噪聲小，調(diào)頻線性度好，頻偏控制容易。為了能更好的說明設(shè)備的模塊組成和各模塊之間的互聯(lián)關(guān)系，我勾畫了一個(gè)系統(tǒng)框圖，如圖 2-1 所示。在我論文以下的敘述過程中，也是圍繞這個(gè)系統(tǒng)框圖的各組成部分來展開的，先講各模塊的基本原理，再描述它們的硬件設(shè)計(jì)與實(shí)現(xiàn)過程。數(shù)字信號(hào)處理模塊音頻信號(hào)處理模塊模擬音頻左、右聲道輸入數(shù)字音頻AES3格式輸入音頻ADC采樣電路數(shù)字音頻解碼電路FPGA信號(hào)處理電路DDS調(diào)頻信號(hào)生成電路射頻處理模塊帶通濾

14、波器控制與顯示模塊單片機(jī)控制電路人機(jī)界面與FPGA通信電路鎖相環(huán)圖 2-1 系統(tǒng)原理框圖萌芽杯6另外，在此我簡(jiǎn)要說明一下音頻信號(hào)（模擬信號(hào)或數(shù)字信號(hào)）的處理流程：先將輸入的左、右聲道模擬信號(hào)變換成數(shù)字信號(hào)，對(duì)該數(shù)字信號(hào)進(jìn)行采樣率轉(zhuǎn)換（如果輸入的是數(shù)字音頻信號(hào)，則可以直接進(jìn)行采樣率轉(zhuǎn)換） ；轉(zhuǎn)換后送入FPGA 進(jìn)行相應(yīng)的數(shù)字處理，主要的數(shù)字信號(hào)處理包括低通濾波、音頻預(yù)加重、內(nèi)插處理以及立體聲調(diào)制；隨后，將調(diào)制信號(hào)輸入 DDS 芯片進(jìn)行頻率調(diào)制，生成調(diào)頻廣播的射頻信號(hào)，進(jìn)行濾波處理。2.2 各主要功能模塊的基本原理各主要功能模塊的基本原理2.2.1 音頻信號(hào)處理模塊音頻信號(hào)處理模塊系統(tǒng)外部音頻輸入

15、主要可以分為兩類：模擬音頻和數(shù)字音頻。對(duì)于模擬音頻，音頻信號(hào)處理模塊主要是完成音頻信號(hào)的采集，主要由低噪聲放大器和音頻模數(shù)轉(zhuǎn)化器構(gòu)成，它的主要性能指標(biāo)是由音頻模數(shù)轉(zhuǎn)化器（Audio ADC）的指標(biāo)來決定的。就目前的實(shí)際使用情況看，大多數(shù)的音頻 ADC 均采用了過采樣技術(shù)和 Sigma-Delta 技術(shù)，這樣做可以使頻帶內(nèi)的量化噪聲和采樣過程中產(chǎn)生的混迭噪聲能量大大降低；在數(shù)字信號(hào)處理知識(shí)中，可以了解到，目前常用的音頻 ADC 指標(biāo)均能夠達(dá)到 16 比特以上的精度，信噪比均高于 90dB，這樣的性能指標(biāo)能夠滿足我設(shè)計(jì)的調(diào)頻激勵(lì)器對(duì)信噪比的要求。在我設(shè)計(jì)音頻信號(hào)處理模塊過程中，特別考慮了使模塊支持

16、數(shù)字音頻接口，這也可以說成為了整個(gè)設(shè)備的優(yōu)勢(shì)之一。這里，模塊對(duì)數(shù)字音頻信號(hào)的處理，主要是對(duì)數(shù)字音頻數(shù)據(jù)流進(jìn)行拆幀處理，從每一幀數(shù)據(jù)中提取有用的音頻數(shù)據(jù)；另外，在音頻系統(tǒng)中存在多種采樣率（例如常用的有 44.1KHz、 48 KHz、96kHz 等）的情況下，可以將這些采樣率的數(shù)字音頻轉(zhuǎn)換到系統(tǒng)支持的一個(gè)采樣率上，以滿足后級(jí)邏輯處理的要求。以上兩個(gè)功能的實(shí)現(xiàn)，既可以采用軟件算法實(shí)現(xiàn)，也可利用硬件實(shí)現(xiàn)。2.2.2 數(shù)字信號(hào)處理模塊數(shù)字信號(hào)處理模塊數(shù)字信號(hào)處理模塊是整個(gè)設(shè)計(jì)的關(guān)鍵，它的一個(gè)重要功能是完成立體聲編碼。我的方案是以 FPGA 作為開發(fā)平臺(tái)來進(jìn)行設(shè)計(jì)的，根據(jù)功能，數(shù)字信號(hào)處理模塊可以分為幾

17、個(gè)功能部分：音頻輸入選擇、音頻延時(shí)、預(yù)加重、內(nèi)插處理、立體聲合成和外部通信與控制接口。各功能之間的流程圖如下所示。萌芽杯7音音頻頻延延時(shí)時(shí)時(shí)時(shí)分分復(fù)復(fù)用用預(yù)預(yù)加加重重濾濾波波內(nèi)內(nèi)插插立立體體聲聲合合成成DDS單單片片機(jī)機(jī)控制參數(shù)控制參數(shù)左左右右聲聲道道模模擬擬采采樣樣信信號(hào)號(hào)左左右右聲聲道道數(shù)數(shù)字字采采樣樣信信號(hào)號(hào)信信號(hào)號(hào)類類型型選選擇擇器器控制參數(shù)圖 2-2 數(shù)字信號(hào)處理模塊原理框圖上圖中虛線方框內(nèi)為 FPGA 內(nèi)部信號(hào)流程。（1）音頻輸入選擇實(shí)現(xiàn)音頻信號(hào)輸入選擇的方法有兩種，一種是用加法器，另一種是多路選擇器。用加法器來實(shí)現(xiàn)就是把三種輸入的音頻數(shù)據(jù)進(jìn)行相加，并進(jìn)行相應(yīng)的截取，再送入后級(jí)處理

18、。用這種方法來處理會(huì)損失一定的量化精度。用多路選擇器來實(shí)現(xiàn)，就是每次選擇一種輸入的音頻數(shù)據(jù)送入后級(jí)進(jìn)行處理，而對(duì)其它兩種輸入的音頻數(shù)據(jù)不做處理。用這種方法來處理，就不會(huì)損失量化精度，因此本設(shè)計(jì)據(jù)此采用了第二種方法。在我的設(shè)計(jì)方案中，考慮并且支持了三種輸入音源：模擬音頻輸入、數(shù)字音頻輸入和測(cè)試音輸入。前面兩種已經(jīng)在上面說明過了，測(cè)試音是主要用來進(jìn)行設(shè)備內(nèi)部檢測(cè)和自我校驗(yàn)，這樣可以在不需要外部音源輸入的情況下進(jìn)行調(diào)試。（2）音頻延時(shí)精確的音頻延時(shí)是實(shí)現(xiàn)同步廣播的關(guān)鍵，使用數(shù)字技術(shù)來實(shí)現(xiàn)延時(shí)，要比使用模擬技術(shù)來實(shí)現(xiàn)容易得多，也精確得多。在這里，音頻延時(shí)范圍可以從 0-999s，步進(jìn)為 1s。由于 F

19、PGA 的內(nèi)部存儲(chǔ)空間較為有限，需要借助外部的存儲(chǔ)器來共同實(shí)現(xiàn)音頻信號(hào)的延遲，因此，在我的設(shè)計(jì)方案中，將音頻延時(shí)用兩個(gè)模塊分步驟來實(shí)現(xiàn)：主延時(shí)模塊利用外部存儲(chǔ)芯片來實(shí)現(xiàn)最小步進(jìn)為 20s 的延時(shí)，即延時(shí)量為 0/20/40/60. s；副延時(shí)模塊在 FPGA 內(nèi)部存儲(chǔ)器來實(shí)現(xiàn)最小步進(jìn)為 1s 延時(shí)，且延時(shí)范圍從 0s 至 19s。流程示意圖如下所示：萌芽杯8主主延延時(shí)時(shí)模模塊塊(延延時(shí)時(shí)20*k1 s)左聲道信號(hào)及ready信號(hào)右聲道信號(hào)及ready信號(hào)副副延延時(shí)時(shí)模模塊塊(延延時(shí)時(shí)k2 s)延時(shí)后左聲道信號(hào)及ready信號(hào)延時(shí)后右聲道信號(hào)及ready信號(hào)SDRAM主延時(shí)參數(shù)副延時(shí)參數(shù)圖 2-

20、3 音頻延時(shí)處理流程圖如果設(shè) 0999s 范圍內(nèi)任意延時(shí)時(shí)間為 T，兩個(gè)模塊的延時(shí)步進(jìn)參數(shù)為k1，k2，總能將 T 表示為 T=20*k1+k2，其中 0k149，0k219，故只要適當(dāng)調(diào)節(jié)兩個(gè)模塊的主延時(shí)和副延時(shí)的步進(jìn)參數(shù)就可以實(shí)現(xiàn)所需的精確延時(shí)時(shí)間。（3）預(yù)加重在語(yǔ)言和音樂這類聲頻中，頻率高的一端頻譜分量的振幅很小，越到聲頻的高頻端，輸出噪聲越大，從而造成傳輸系統(tǒng)的信噪比降低，如圖 2-4 所示。這樣，接收機(jī)輸出端所得到的信噪比，在高頻部分會(huì)惡化。若在接收機(jī)輸出端接入衰減高頻成分的濾波器，則可減少噪聲，改善信噪比，但這將使調(diào)制信號(hào)中的高頻成分同樣被衰減，以致不能得到調(diào)制信號(hào)的保真復(fù)原。為了

21、克服這個(gè)缺點(diǎn)，在我的設(shè)計(jì)中采用了預(yù)加重的方法，即人為地將調(diào)制信號(hào)高頻端的電壓升高。高音頻加重的結(jié)果，加大了相應(yīng)的頻偏，提高了高頻端的調(diào)頻指數(shù)。再在接收機(jī)端將高頻衰減，這樣，發(fā)射、接收綜合起來，信號(hào)的頻率特性可保持原貌，而噪聲卻顯著減少了，對(duì)于所有調(diào)制頻率來說，接收機(jī)輸出端的信噪比可保持一樣。圖 2-4 典型語(yǔ)音能量分布圖預(yù)加重特性公式如（2-1）所示： -30-20-100+10+20電平（dB）30501002005001k2k5k10k 15k頻率（Hz）萌芽杯9預(yù)加重電平（dB）= （2-1）2210log(1 39.45)F式中，F(xiàn) 是音頻頻率，單位是 Hz，為預(yù)加重時(shí)間常數(shù)，單位為秒

22、（s），預(yù)加重時(shí)間常數(shù)用來衡量預(yù)加重的程度，即高音頻端相對(duì)于低音頻端的提高程度。雖然一般的節(jié)目在高音頻端能量分布較少，仿佛預(yù)加重時(shí)間常數(shù)越大，信噪比改善越好，但預(yù)加重時(shí)間常數(shù)過大時(shí)，高頻成分所產(chǎn)生的頻偏變得過大，邊帶分布也會(huì)過寬。現(xiàn)有理論中，一般預(yù)加重的時(shí)間常數(shù)為，或25 s50 s。75 s這里需設(shè)計(jì)三種類型預(yù)加重濾波器，時(shí)間常數(shù)分別為、和，25 s50 s75 s預(yù)加重特性曲線如圖 2-5 所示。圖 2-5 預(yù)加重特性曲線由預(yù)加重特性曲線可以得到各個(gè)頻率的預(yù)加重量，可以用任意幅度濾波器對(duì)其進(jìn)行逼近。在這里使用 Matlab 中的 fdatool 濾波器設(shè)計(jì)工具來進(jìn)行設(shè)計(jì)9，基本界面如下圖所

23、示。萌芽杯10圖 2-6 仿真界面下圖給出了根據(jù)量化后的濾波器系數(shù)得到的預(yù)加重濾波器頻率響應(yīng)特性曲線。05101520024681012Frequency (kHz)Magnitude (dB)Magnitude (dB) and Phase Responses (25s)-100.5491-83.6192-66.6893-49.7594-32.8295-15.89961.0303Phase (radians)萌芽杯110510152025024681012141618Frequency (kHz)Magnitude (dB)Magnitude (dB) and Phase Responses

24、 (50s)-120-106.6667-93.3333-80-66.6667-53.3333-40-26.6667-13.33330Phase (radians)05101520250510152025Frequency (kHz)Magnitude (dB)Magnitude (dB) and Phase Responses (75s)-120-96-72-48-240Phase (radians)圖 2-7 濾波器頻率響應(yīng)特性曲線在 FPGA 中實(shí)現(xiàn)時(shí)，調(diào)用 MAC FIR 的 IP 核，根據(jù)該 IP 核說明文件將前面所得三個(gè) coe 文件整合到一起，作為 IP 核系數(shù)文件，這樣只需要一個(gè)

25、濾波器結(jié)構(gòu)，通過更換濾波器的抽頭系數(shù)，實(shí)現(xiàn)三種預(yù)加重曲線。（4）內(nèi)插濾波器為了使左右信號(hào)的抽樣頻率與導(dǎo)頻和副載頻的抽樣率相統(tǒng)一，要對(duì)左右信號(hào)進(jìn)行內(nèi)插。提高調(diào)制后基帶信號(hào)的采樣頻率，從而使得 DDS 輸出的波形雜散降低。上抽樣就是在表示信號(hào)的每個(gè)單位時(shí)間內(nèi)增加樣本點(diǎn)數(shù)的過程。信號(hào)的頻譜內(nèi)容不會(huì)改變，所改變的是原始頻譜圖像之間的頻率間隔。進(jìn)行上抽樣時(shí)，沒有對(duì)信號(hào)增加新的信息。在這里，我選用了實(shí)際設(shè)計(jì)中比較常用的補(bǔ)零內(nèi)插法。萌芽杯12補(bǔ)零內(nèi)插法是在信號(hào)樣本間隔之間插入零點(diǎn)，從而生成新的信號(hào)。然后，對(duì)新信號(hào)進(jìn)行低通濾波，得到原始信號(hào)經(jīng)過上抽樣之后的信號(hào)。上抽樣方法如圖 2-8 所示。假設(shè)原始信號(hào)是 x

26、(n)，目的就是以因子 I 對(duì)它進(jìn)行上抽樣。在 x(n)的每對(duì)相鄰樣本之間插入（I-1）個(gè)零點(diǎn)，得到，可以定義如下：(m)圖 2-8 內(nèi)插器的直接實(shí)現(xiàn)由于與單級(jí)內(nèi)插實(shí)現(xiàn)相比，多級(jí)內(nèi)插濾波的計(jì)算效率更高，并且減小了對(duì)濾波器性能的要求，因此，此處的 32 倍內(nèi)插采用兩級(jí)來實(shí)現(xiàn)，第一級(jí)改變 8 倍，第二級(jí)改變 4 倍。內(nèi)插濾波器的設(shè)計(jì)方法與預(yù)加重濾波器設(shè)計(jì)方法類似。首先，需要選擇FIR 濾波器的響應(yīng)類型，選為低通濾波器。其次，選擇濾波器的設(shè)計(jì)方法為等波紋。再設(shè)置數(shù)字濾波器的階數(shù)為最低階。最后，將生成的濾波器參數(shù)進(jìn)行量化，并保存為相應(yīng)的 coe 文件。兩級(jí)內(nèi)插濾波器頻率響應(yīng)特性曲線如下圖所示：0100

27、200300400500600700-80-60-40-200Frequency (kHz)Magnitude (dB)Magnitude Response (dB)補(bǔ)零（I=5） x(n) 插入 I-1 個(gè)零點(diǎn))m(hI(m)FIR低通濾波器y(m) 萌芽杯130100200300400500600700-25-20-15-10-50Frequency (kHz)Phase (radians)Phase Response圖 2-9 內(nèi)插濾波器的頻率響應(yīng)特性同樣，在 FPGA 實(shí)現(xiàn)時(shí)調(diào)用了 MAC FIR 的 IP 核，只是類型使用內(nèi)插濾波器。（5）立體聲編碼器立體聲編碼器也叫立體聲調(diào)制器，它

28、的作用是把左（L） 、右（R）兩個(gè)聲道輸入的模擬音頻信號(hào)經(jīng)過放大后，變換成主信道信號(hào)（M）和副信道信號(hào)（S） ，其中副信道信號(hào)是用左、右聲道信號(hào)的差（）對(duì)副載波 38kHz 正LR弦波，進(jìn)行抑制載波雙邊帶調(diào)幅后形成。同時(shí)，立體聲編碼器還產(chǎn)生導(dǎo)頻信號(hào)，并把上面這三種信號(hào)合并在一起，構(gòu)成基帶立體聲復(fù)合信號(hào)，數(shù)學(xué)表示式為：（2-2）stereoUMSP（2-3）MLR（2-4）cossSLRt （2-5）cos2sPpt式中，為立體聲復(fù)合信號(hào)的電壓；M 為主信道信號(hào)的電壓；S 為副信stereoU道信號(hào)的電壓；P 為導(dǎo)頻信號(hào)的電壓；為副載頻角頻率；p 為導(dǎo)頻信號(hào)電壓s的振幅值。其中，導(dǎo)頻信號(hào)的頻率為

29、 19kHz，副載頻的頻率為 38kHz。通常，與 M 信號(hào)對(duì)應(yīng)的信道稱為主信道，頻率范圍在 30Hz15kHz；與 S 信號(hào)對(duì)應(yīng)的信道稱為副信道，頻率范圍在 23kHz53kHz，立體聲復(fù)合信號(hào)的頻譜可參見圖萌芽杯142-10。102070對(duì)主載波的頻率偏移M（L+R）150192338頻率(kHz)5330405060(kHz)S（L-R）主信道67kHz(90%)副信道67kHz(90%)導(dǎo)頻信號(hào)7.5kHz(10%)圖 2-10 導(dǎo)頻制立體聲基帶信號(hào)頻譜圖在數(shù)字調(diào)頻激勵(lì)器中，用全數(shù)字方式來實(shí)現(xiàn)立體聲編碼，實(shí)現(xiàn)起來非常簡(jiǎn)單，而且能夠很好地控制導(dǎo)頻與副載波的幅度和相位關(guān)系，實(shí)現(xiàn)較高的立體聲

30、分離度。 利用數(shù)字信號(hào)處理算法產(chǎn)生數(shù)字立體聲復(fù)合信號(hào)，在產(chǎn)生了導(dǎo)頻信號(hào)和副載波信號(hào)的基礎(chǔ)上，僅需要通過簡(jiǎn)單的加法和乘法運(yùn)算就可以合成立體聲信號(hào)。在設(shè)計(jì)中選用的 FPGA 具有較高的工作頻率和并行處理數(shù)據(jù)的特點(diǎn)，很適合處理立體聲信號(hào)合成算法。將和（M）、差（S）信號(hào)與相對(duì)應(yīng)的系數(shù)相乘，可以精確地調(diào)整兩個(gè)通道的增益誤差；另外，在 FPGA 的設(shè)計(jì)中可以很容易地通過D 觸發(fā)器來實(shí)現(xiàn)同步延遲，這樣就可以精確的控制復(fù)合信號(hào)中各個(gè)分量間的相位關(guān)系，保證了基帶信號(hào)的相位同步，具體實(shí)現(xiàn)框圖如圖 2-11 所示，其中，19kHz 導(dǎo)頻信號(hào)和 38kHz 副載波信號(hào)產(chǎn)生采用直接數(shù)字頻率合成技術(shù)（詳見 2.2.3節(jié)

31、），實(shí)現(xiàn)方式簡(jiǎn)單、頻率準(zhǔn)確、穩(wěn)定度高、幅度和相位控制方便，而且與系統(tǒng)處理時(shí)鐘同步。左聲道信號(hào)右聲道信號(hào)38kHz副載波信號(hào)+19kHz導(dǎo)頻信號(hào)0.90.1圖 2-11 數(shù)字立體聲編碼器實(shí)現(xiàn)框圖數(shù)字立體聲編碼器解決了傳統(tǒng)立體聲編碼器使用模擬網(wǎng)絡(luò)時(shí)所帶來的兩條支路不一致的問題，使得立體聲編碼器的性能僅取決于算法和運(yùn)算精度，只要運(yùn)算的位數(shù)夠高，就能保證信號(hào)的失真度能滿足指標(biāo)要求，而且立體聲隔離度萌芽杯15能達(dá)到理想的水平。另外，使用數(shù)字方法實(shí)現(xiàn)立體聲編碼，大大減小了硬件調(diào)試難度，從而縮短了調(diào)頻激勵(lì)器的開發(fā)周期。輸出的信號(hào)為正弦信號(hào)時(shí)，相位-幅度變換器可以用一個(gè)正弦函數(shù)查找表來實(shí)現(xiàn)的。從相關(guān)文獻(xiàn)的理論

32、分析中可以得知，通過加大相位-幅度變換器的存儲(chǔ)深度，并提高正弦波幅度值的量化位數(shù)，可以提高 DDS 輸出信號(hào)的雜散性能。然而，增大存儲(chǔ)空間又受到 FPGA 資源大小的限制，因此，在設(shè)計(jì)中采取了對(duì)性能和資源的折中處理。正弦函數(shù)查找表的深度為 1024 個(gè)樣值，而相位累計(jì)器選用了 32 位，所以需要截取相位累加器輸出 32bits 的瞬時(shí)相位高 10bits 的值作為正弦函數(shù)查找表的尋址地址。通過構(gòu)建兩個(gè)完全相同的正弦函數(shù)查找表，精確地設(shè)置頻率控制字的值和尋址 ROM 空間的時(shí)序，就可以保證產(chǎn)生的 38kHz副載波信號(hào)的頻率恰好是 19kHz 導(dǎo)頻信號(hào)的兩倍，這樣就確保兩者具有相同的初始相位和信號(hào)

33、幅度，大大提高立體聲的隔離度。在設(shè)計(jì)方案中，系統(tǒng)的工作時(shí)鐘為 12.8MHz，當(dāng)頻率控制字取 6,375,342和 12,750,684 時(shí)，輸出的正弦信號(hào)頻率分別為：（2-6）61326,375,342 12.8 1018,999.99982fHz （2-7）623212,750,684 12.8 1037,999.99952fHz其中，的頻率與 19kHz 只相差 0.0002Hz，而的頻率與 38kHz 也只相1f2f差 0.0005Hz， ，并且頻率恰好是的兩倍，故可以通過導(dǎo)頻信號(hào)，在接收2f1f1f機(jī)中得到與完全相同的副載波信號(hào)。2f（6）外部通信與控制接口FPGA 主要完成對(duì)外圍電

34、路的控制和與單片機(jī)之間的通信。外圍電路主要包括音頻、存儲(chǔ)器、DDS 芯片和鎖相環(huán)芯片等。音頻 ADC 芯片和數(shù)字音頻芯片，以及鎖相環(huán)芯片一般均是通過 SPI 標(biāo)準(zhǔn)的接口進(jìn)行命令控制的，通過時(shí)鐘、片選信號(hào)和數(shù)據(jù)信號(hào)，以串行傳輸?shù)姆绞絹硗瓿蓪?duì)數(shù)據(jù)的傳輸。另外，就音頻 ADC 芯片和數(shù)字音頻芯片來說，還有音頻數(shù)據(jù)傳輸?shù)男盘?hào)通路，使用了目前較為常用標(biāo)準(zhǔn)，主要由主時(shí)鐘、比特時(shí)SI2萌芽杯16鐘、左右聲道同步信號(hào)和數(shù)據(jù)信號(hào)構(gòu)成，也是通過串行傳輸。DDS 芯片的控制和存儲(chǔ)器的數(shù)據(jù)寫入與讀取是通過尋址的方式來實(shí)現(xiàn)的，這里主要包括地址信號(hào)、數(shù)據(jù)信號(hào)、片選信號(hào)、讀寫控制信號(hào)等，是一種并行傳輸數(shù)據(jù)的方式，一次能夠傳

35、輸多個(gè)比特的信號(hào)。與單片機(jī)的通信過程中，由于受到單片機(jī)有限的輸入輸出口和較低的工作頻率的限制，設(shè)計(jì)中采用了一種特殊的傳輸方式。在 FPGA 傳輸或接收數(shù)據(jù)時(shí)，首先需要根據(jù)方向控制信號(hào)來判斷是向單片機(jī)傳輸數(shù)據(jù)還是接收數(shù)據(jù)；其次，需要根據(jù)索引信號(hào)來判斷目前傳輸?shù)牡刂沸盘?hào)，以確定需要修改的地址空間；最后，將 24 比特的數(shù)據(jù)按從高比特位到低比特位的順序，分三次進(jìn)行傳輸，在接收端進(jìn)行重新組合，寫入對(duì)應(yīng)的地址空間。最后，這里列出了整個(gè)工程文件的樹形結(jié)構(gòu)圖，基本反映了 FPGA 設(shè)計(jì)的組織結(jié)構(gòu)。萌芽杯17top.vhdclk_gen.vhdclocks.xawaudio_gen.vhdtop.ucfsou

36、rce_sin.xcosource_sin.coeanalog_audio.vhddigital_audio.vhdaudio_mux.vhdaudio_delay.vhddelay_master.vhddelay_slave.vhdfiltering.vhdmutiplexing.vhdfir_cascade.vhdemphasis.xcointerpolator.xcoup_24bit.coeinter_28b.coedemutiplexing.vhddpram.xcomodulation.vhdamp_adjust.vhdpilot.vhdddstab.xcostereo_modul.v

37、hdmulti0.xcomulti.xcomux_comp.vhddds.vhddds_ctr.vhdpll_control.vhdmcu.vhdddstab.coeISE工工程程圖 2-12 FPGA 設(shè)計(jì)的樹形結(jié)構(gòu)圖2.2.3 射頻處理模塊射頻處理模塊射頻處理模塊最主要的功能是完成了調(diào)頻信號(hào)的合成。要在數(shù)字域中完成調(diào)頻調(diào)制，最容易實(shí)現(xiàn)的方法是采用直接數(shù)字頻率合成技術(shù)（DDS） ，它在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平。DDS 的工作原理簡(jiǎn)單地說就是通過高速的 DAC 將存儲(chǔ)器中的數(shù)字波形轉(zhuǎn)換為模擬信號(hào)

38、，所以，這種技術(shù)需要工作在一個(gè)較高的工作頻率上。由于晶體振蕩器工作頻率不高，一般在 100MHz 以下，所以在射頻處理模塊中還需要包含鎖相環(huán)電路，來滿足這一需求。另外，由于 DDS 電路生成的信號(hào)輸出功率較小，以及在調(diào)頻廣播頻萌芽杯18帶范圍外還存在一些雜波，所以還需要通過濾波電路和射頻放大電路對(duì) DDS 輸出的信號(hào)進(jìn)行處理，以滿足廣播發(fā)射的要求。下面是對(duì)主要模塊的工作原理的分析。（1）調(diào)頻調(diào)制模塊的工作原理所謂調(diào)頻就是使載波的瞬時(shí)頻率隨調(diào)制信號(hào)的大小而變化，而其幅度保持不變。使用頻率調(diào)制，使得調(diào)制信號(hào)的頻譜結(jié)構(gòu)要比幅度調(diào)制情況更為復(fù)雜，占用的頻帶相對(duì)寬得多，但其抗噪聲性能明顯優(yōu)于幅度調(diào)制系統(tǒng)

39、。在調(diào)頻立體聲廣播中，調(diào)頻信號(hào)可以通過數(shù)學(xué)公式表示為：（2-8） costFMccfstereoStAtkUd其中，為載波幅度，為載波角頻率，為頻率偏移常數(shù)，為cAcfk stereoUt立體聲基帶信號(hào)。下面對(duì)調(diào)頻波的頻譜結(jié)構(gòu)進(jìn)行分析，為了分析方便，需要對(duì)基帶信號(hào)進(jìn)行簡(jiǎn)化，假設(shè)為一個(gè)單音信號(hào)，可表示為 stereoUt，則調(diào)頻信號(hào)可表示為： cosstereomUtUt（2-9） cossincossinfmFMccccfkUStAttAtmt其中，為調(diào)頻波的最大相位偏移，又稱調(diào)頻指數(shù)。調(diào)頻波fmfkUm的有效帶寬定義為：（2-10）21ffBm我國(guó)的調(diào)頻廣播標(biāo)準(zhǔn)規(guī)定，為了提供高質(zhì)量的話音和音

40、樂節(jié)目，規(guī)定最大頻偏為 75kHz，最高調(diào)制頻率為 15kHz，各個(gè)電臺(tái)之間的最小頻道間隔為200kHz。直接數(shù)字頻率合成（DDS）技術(shù)就是把一系列數(shù)字形式的信號(hào)通過數(shù)/模轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號(hào)合成技術(shù)。它有兩種基本的合成方式：一種是根據(jù)正弦函數(shù)關(guān)系式，按照一定的時(shí)間間隔，利用計(jì)算機(jī)進(jìn)行數(shù)字遞推關(guān)系計(jì)算，求解瞬時(shí)正弦函數(shù)值并實(shí)時(shí)地送入數(shù)/模轉(zhuǎn)換器，從而合成所需要頻率的正弦波信號(hào)。這種合成方式具有電路簡(jiǎn)單、成本低的特點(diǎn)，而且合成信號(hào)的頻率分辨萌芽杯19率很高，但由于受計(jì)算機(jī)運(yùn)算速度的限制，合成信號(hào)頻率較低，一般在幾 kHz以下，現(xiàn)在較少使用。另一種是利用硬件電路取代計(jì)算機(jī)的軟件運(yùn)算過程，即

41、利用高速存儲(chǔ)器作查詢表，通過高速數(shù)/模轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波，合成信號(hào)頻率可以很高，這是目前使用最廣泛的數(shù)字頻率合成方式。依據(jù) DDS 的原理，信號(hào)頻率可通過下式得到： （2-11）cNccofKfMKTKf22在這里，K 即為 DDS 的頻率控制字，一般用 N 比特的二進(jìn)制數(shù)來表示。整個(gè)周期的相位分成等份，為 DDS 時(shí)鐘頻率。根據(jù)采樣定理的要求，2N2cfK 的最大值應(yīng)小于 M（M=）的二分之一。由此得知，信號(hào)頻率由時(shí)鐘頻率N2、頻率分辨率位數(shù) N 和頻率控制字 K 共同決定。信號(hào)的瞬時(shí)相位為：cf （2-12） 2mod20,1,22NnK nn因此，產(chǎn)生線性相位的過程可用

42、一個(gè)相位累加器來實(shí)現(xiàn)，數(shù)字相位圖如圖2-13 所示。圖 2-13 數(shù)字相位圖相位累加器在工程實(shí)踐上一般采用數(shù)字全加器和數(shù)字寄存器的組合來完成上述的相位累加的過程。為了便于數(shù)字化處理，相位的量化是必須的，一般采用 N-bits 數(shù)字全加器和 N-bits 數(shù)字寄存器構(gòu)成的相位序列的物理實(shí)現(xiàn)結(jié)構(gòu)。 n相位累加器由 N 位加法器與 N 位累加寄存器級(jí)聯(lián)構(gòu)成，每來一個(gè)時(shí)鐘脈沖，加法器將頻率控制數(shù)據(jù) K 與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘作用后所萌芽杯20產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻

43、率控制數(shù)據(jù)相加。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加達(dá)滿幅值時(shí)，就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是 DDS 合成信號(hào)的一個(gè)頻率周期，即累加器的溢出頻率就是 DDS 輸出的信號(hào)頻率。當(dāng)相位累加器的寬度為 16 比特，若時(shí)鐘頻率為100MHz，則最小分辨率（即頻率步進(jìn)）為：625Hz15258.7890210168這時(shí)輸出頻率與實(shí)際計(jì)算頻率必然存在誤差，增加累加器的位數(shù)使其誤差小到可以忽略的程度。如果時(shí)鐘頻率為 100MHz，累加器為 32 比特時(shí)，最小頻率分辨率為：8321020.023283064365386962890625Hz相位累加器輸

44、出的信息是信號(hào)的瞬時(shí)相位值，需要經(jīng)過相位幅度轉(zhuǎn)化器，將相位信息轉(zhuǎn)換成相對(duì)應(yīng)的幅度信息。用查找表的方法來實(shí)現(xiàn)，是將一個(gè)圓周周期的正弦函數(shù)的幅度值存儲(chǔ)在 ROM 中，根據(jù)相位累加器輸出的相位值來對(duì)其查表。ROM 在將相位信息轉(zhuǎn)換為幅度信息時(shí)，執(zhí)行如下轉(zhuǎn)換： （2-13） sinnnDDS 是將相位累計(jì)器輸出的 N 比特?cái)?shù)據(jù)作為 ROM 的尋址地址，但是一般ROM 的容量有限，其容量空間遠(yuǎn)小于相位累加器輸出數(shù)據(jù)所能尋址的空間。例如，一個(gè) ROM 能夠存儲(chǔ)個(gè) S 比特的數(shù)據(jù)，如果正弦信號(hào)的幅度也用 S 比特2L來量化，則表示 ROM 中只能夠存儲(chǔ)個(gè)正弦波樣點(diǎn)，在一般情況下，2LNL 所以，在實(shí)際應(yīng)用中

45、，只能使用相位累加器輸出的 N 位數(shù)據(jù)中的高 L 位來驅(qū)動(dòng)ROM。由于正弦函數(shù)是非線性函數(shù)，在將累加器輸出的相位值轉(zhuǎn)換為 ROM 表的正弦函數(shù)的幅度值時(shí)，因?yàn)橄辔焕奂悠鞯妮敵鱿辔恍畔⒈唤財(cái)?，產(chǎn)生的量化誤差的大小直接影響雜散信號(hào)的性能。一般地來說，當(dāng)相位累加器的輸出數(shù)據(jù)寬度 N 一定時(shí)，L 越大，即波形表存儲(chǔ)深度越深，由數(shù)字相位數(shù)據(jù)截?cái)嘁鸬妮敵鲂盘?hào)的雜散越小。在方案中，利用了 DDS 技術(shù)來實(shí)現(xiàn)頻率調(diào)制器。由這種方法構(gòu)成完整的調(diào)頻波形，具有較高的精度和穩(wěn)定性。在數(shù)字調(diào)制器內(nèi)，由數(shù)控振蕩器提供 32bit萌芽杯21數(shù)字信號(hào)形成載波信號(hào)，在數(shù)字域內(nèi)的調(diào)制是一個(gè)理想的線性系統(tǒng)。對(duì)于同步廣播來說，載波

46、相位可調(diào)整，直接數(shù)字頻率合成方式只需改變相位累加器的初始值就能實(shí)現(xiàn)相位變化，充分保證相位的精度。的瞬時(shí)角頻率，可以通過對(duì)信號(hào)的相位求導(dǎo)得到，即： FMSt （2-14） tcfcfdtkmdk m tdt從上式可以看到，信號(hào)是通過改變調(diào)頻信號(hào)的瞬時(shí)角頻率，來實(shí)現(xiàn)調(diào) m t頻調(diào)制的功能。分析式（2-14）和式（2-11）可以得到，使用 DDS 技術(shù)來改變瞬時(shí)角頻率，只需要改變式（2-11）中的 K 值，就可以改變輸出信號(hào)的頻率。在頻率字寄存器前再加入一個(gè)頻率字累加器，將載波信號(hào)頻率控制字與立體聲數(shù)字信號(hào)的瞬時(shí)幅度值按一定比例相加，同時(shí)在相位-幅度變換器之后加入高速DAC 和低通濾波器，就可以產(chǎn)生

47、所要求頻偏的模擬調(diào)頻信號(hào)，實(shí)現(xiàn)框圖如圖 2-14。fclkKLNN頻率字寄存器相位寄存器相位-幅度變換器+相位累計(jì)器S頻率字累加器FcnFmn高速DAC低通濾波器圖 2-14 DDS 實(shí)現(xiàn)頻率調(diào)制的基本結(jié)構(gòu)圖（2）鎖相環(huán)模塊的原理鎖相環(huán)（PLL）頻率合成技術(shù)是利用鎖相環(huán)路的窄帶跟蹤特性來得到不同的頻率，它是鎖相環(huán)技術(shù)及數(shù)字電路發(fā)展和應(yīng)用的結(jié)果。鎖相環(huán)是一個(gè)相位誤差控制系統(tǒng)，它比較參考信號(hào)和壓控振蕩器經(jīng)分頻器后的信號(hào)之間的相位差，用產(chǎn)生的誤差控制電壓來調(diào)整壓控振蕩器的頻率，以達(dá)到與參考信號(hào)倍頻的關(guān)系。鎖相式頻率合成器一般由鑒相器、環(huán)路濾波器、壓控振蕩器和分頻器四個(gè)部件組成。如圖 2-15 所示。

48、萌芽杯22fofr鑒相器低通濾波器壓控振蕩器1/N分頻器圖 2-15 鎖相環(huán)路的基本框圖鎖相式頻率合成技術(shù)由于采用環(huán)路低通濾波器而具有很好的窄帶跟蹤特性，可以很好地選擇所需頻率的信號(hào)，降低雜散電平。由于避免使用了大量的濾波器，它具備結(jié)構(gòu)簡(jiǎn)單、體積小巧、調(diào)試方便、重量輕、成本低、易集成、易生產(chǎn)等特點(diǎn)，因此應(yīng)用前景廣闊。DDS 芯片的最高工作時(shí)鐘為 1GHz，為了能夠得到較好的時(shí)域波形，減小雜散分量的大小，改變雜散信號(hào)的分布，設(shè)計(jì)中將 DDS 的工作時(shí)鐘定為1GHz。此時(shí)從頻譜上看，能量較大的鏡像分量離調(diào)頻信號(hào)載波較遠(yuǎn)，可以通過濾波器進(jìn)行抑制，降低了濾波器設(shè)計(jì)的難度。但是，在應(yīng)用到同步廣播時(shí)，時(shí)鐘

49、基準(zhǔn)采用的 GPS 時(shí)鐘，頻率為 10MHz，所以需要通過鎖相式頻率合成技術(shù)，產(chǎn)生頻率為 1GHz 的正弦信號(hào)，作為 DDS 芯片的工作時(shí)鐘，從而實(shí)現(xiàn)頻率同步。由于這里只需要輸出單一頻率的信號(hào)，所以可以選用整數(shù)分頻鎖相環(huán)來構(gòu)建一個(gè)低相躁的頻率源。（3）射頻信號(hào)的處理由于 DDS 輸出信號(hào)的頻譜中含有較多的雜散分量，如果不對(duì)它進(jìn)行處理，就會(huì)干擾其它頻段的正常通信。所以，需要在激勵(lì)器的輸出端加一個(gè)帶通濾波器，保留 87108MHz 帶內(nèi)的信號(hào)，濾除帶外干擾信號(hào)。設(shè)計(jì)中還需要用到的低噪聲射頻放大器，這需要根據(jù)信號(hào)通路的功率預(yù)算選擇合適的放大器。由于 DDS 輸出的信號(hào)功率不大，所以可以選用 3dB

50、壓縮點(diǎn)較小的放大器。但是，這種射頻放大器，一般是固定增益的，因此，這需要根據(jù)實(shí)際情況設(shè)計(jì)或 T 電阻衰減網(wǎng)絡(luò)，來控制輸出信號(hào)的功率衰減量，從而實(shí)現(xiàn)最佳性能。2.2.4 控制與顯示模塊控制與顯示模塊整個(gè)系統(tǒng)通過按鍵和液晶顯示模塊來實(shí)現(xiàn)人機(jī)交互。液晶顯示模塊完成操作界面的顯示，可以通過按鍵修改系統(tǒng)工作參數(shù)，系統(tǒng)將已設(shè)置的工作參數(shù)保萌芽杯23存起來，并保證掉電不丟失。同時(shí)，控制模塊還將已設(shè)置的工作參數(shù)傳遞給數(shù)字信號(hào)處理模塊，使其按照設(shè)置的參數(shù)進(jìn)行工作。控制與顯示模塊主要包含單片機(jī)電路、面板按鍵電路、液晶顯示電路和串行通信電路。這一部分的工作原理較為簡(jiǎn)單，可以通過如下的描述進(jìn)行闡明。單片機(jī)首先需要控制

51、液晶顯示電路，將界面呈現(xiàn)給使用者；然后，使用者通過面板按鍵電路，修改參數(shù)，以中斷方式告知單片機(jī)，單片機(jī)響應(yīng)中斷，修改參數(shù)，并將修改后的信息傳輸給 FPGA，同時(shí)修改液晶顯示的參數(shù)值。控制板的軟件編寫和仿真均是在基于 Keil C 的 Silicon Laboratories IDE 環(huán)境下實(shí)現(xiàn)的，通過 JTAG 接口可以很方便地將程序下載到 C8051F020 的 Flash 存儲(chǔ)器中，并且可以進(jìn)行在線調(diào)試。軟件設(shè)計(jì)采用模塊化程序結(jié)構(gòu)，主要程序模塊包括 C8051F020 初始化、液晶顯示、按鍵中斷子程序、工作參數(shù)存儲(chǔ)程序、數(shù)據(jù)通信模塊和液晶保護(hù)程序。控制板的工作流程如下：系統(tǒng)通電后，C805

52、1F020 進(jìn)行初始化，完成各寄存器的配置；讀取保存在 Flash 存儲(chǔ)器 128B 臨時(shí)存儲(chǔ)區(qū)中的數(shù)據(jù)，對(duì)工作參數(shù)進(jìn)行初始設(shè)置；將設(shè)置好的工作參數(shù)發(fā)送給信號(hào)處理部分，實(shí)現(xiàn)數(shù)字調(diào)頻激勵(lì)器的初始化；液晶顯示模塊顯示初始界面及液晶保護(hù)中斷設(shè)置。按鍵控制和液晶保護(hù)通過中斷方式來實(shí)現(xiàn)。軟件流程如圖 2-16 所示。開始初始化讀存儲(chǔ)器工作參數(shù)，傳送工作參數(shù)關(guān)中斷圖 2-16 軟件流程圖液晶顯示初始界面允許外部中斷 0，允許 T2 中斷開中斷萌芽杯24當(dāng)開機(jī)上電后，等待一段時(shí)間以后，液晶顯示模塊轉(zhuǎn)入初始化界面。初始化完成之后，界面轉(zhuǎn)入設(shè)置菜單。設(shè)置菜單結(jié)構(gòu)如圖 2-17 所示。射頻設(shè)置音頻設(shè)置調(diào)制設(shè)置同步

53、設(shè)置系統(tǒng)維護(hù)恢復(fù)默認(rèn)值中心頻率設(shè)置輸出功率設(shè)置比比比射頻開關(guān)控制設(shè)置功率輸出功率控制電壓音量設(shè)置音頻輸入音頻聲道靜音設(shè)置左聲道右聲道內(nèi)部模擬數(shù)字單聲道立體聲調(diào)制度設(shè)置導(dǎo)頻頻偏設(shè)置預(yù)加重設(shè)置音頻時(shí)延導(dǎo)頻時(shí)延同步模式頻標(biāo)選擇內(nèi)部 10MHz外部 10MHz日期時(shí)間設(shè)置參數(shù)存儲(chǔ)數(shù)字音頻模擬音頻本振鎖相環(huán)核心板保存工作參數(shù)調(diào)用工作參數(shù)狀態(tài)檢測(cè)萌芽杯25圖 2-17 顯示菜單結(jié)構(gòu)圖萌芽杯263硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)3.1 主體硬件實(shí)現(xiàn)框架主體硬件實(shí)現(xiàn)框架項(xiàng)目的硬件平臺(tái)主要包括：信號(hào)處理板、控制與顯示板和電源模塊。信號(hào)處理板包括：數(shù)字和模擬立體聲信號(hào)的調(diào)理和采樣電路、FPGA 的處理及外圍輔助電路、DDS 及其

54、時(shí)鐘的鎖相環(huán)電路，以及射頻濾波、放大電路。控制與顯示板包括：?jiǎn)纹瑱C(jī)及其外部電路，以及面板按鍵電路和液晶顯示模塊。電源模塊主要是實(shí)現(xiàn)將 220V 的交流電轉(zhuǎn)換為+5V、-12V 和+12V 的直流電壓，為整個(gè)設(shè)備中各個(gè)模塊提供電壓。以下是整個(gè)硬件系統(tǒng)的框圖（圖 3-1） 。圖 3-1 數(shù)字調(diào)頻激勵(lì)器的系統(tǒng)框圖3.2 各關(guān)鍵模塊的硬件設(shè)計(jì)與實(shí)現(xiàn)各關(guān)鍵模塊的硬件設(shè)計(jì)與實(shí)現(xiàn)3.2.1 模擬音頻采集電路的設(shè)計(jì)模擬音頻采集電路的設(shè)計(jì)這部分電路對(duì)左、右聲道輸入的模擬音頻信號(hào)完成信號(hào)調(diào)理和低通采樣。信號(hào)調(diào)理部分完成信號(hào)的限幅和放大功能，將小信號(hào)放大，從而提高小信號(hào)時(shí)ADC 的采樣有效位數(shù)，同時(shí)，當(dāng)輸入信號(hào)幅度

55、較大時(shí)，可以防止由于信號(hào)過大而損壞后級(jí)電路。這里用了低噪聲運(yùn)算放大器 NE5532 和 OPA1632，在音頻領(lǐng)域應(yīng)用主要關(guān)注的性能指標(biāo)有增益帶寬積、等效輸入噪聲電壓等。在音頻采樣部分，采用了 24bit 音頻 ADC 芯片 PCM4202。這塊芯片內(nèi)集成Spartan3 XC3S1000 FG456 -4OPA1632AD9858CS8420C8051F020JS14440 圖形點(diǎn)陣 VFD帶通濾波器和射頻放大器NE5532NE5532PCM4202NE5532OPA1632MAX232ADF4106AD7686按鍵BS616LV2013萌芽杯27了數(shù)字抽取濾波器功能，具有相當(dāng)高的濾波性能和

56、低的延遲；并且，這一塊芯片可以對(duì)左、右聲道的信號(hào)同時(shí)進(jìn)行采樣，并且通過左對(duì)齊、右對(duì)齊或格SI2式將音頻數(shù)據(jù)傳出，這里采用了的方式。同時(shí)，這塊芯片采用 調(diào)制技術(shù)SI2了，使用 256 倍過采樣和噪聲成形技術(shù)，減少了音頻帶內(nèi)（20Hz20kHz）的噪聲，從而提高了芯片的信噪比，其動(dòng)態(tài)范圍可達(dá) 118dB，總諧波失真加噪聲達(dá)-105dB。以下是模擬音頻處理電路的原理圖（圖 3-2、3-3 所示） 。圖 3-2 模擬音頻信號(hào)調(diào)理部分萌芽杯28圖 3-3 PCM4202 的外圍電路3.2.2 數(shù)字音頻接收電路的設(shè)計(jì)數(shù)字音頻接收電路的設(shè)計(jì)數(shù)字音頻信號(hào)通過 AES3、S/PDIF 格式輸入，同時(shí)由于外部數(shù)字

57、音頻信號(hào)的采樣速率可能不同于本系統(tǒng)的音頻采樣頻率，所以要進(jìn)行數(shù)字音頻的格式調(diào)整和采樣速率的轉(zhuǎn)換。這里采用了 Crystal 公司的 24 比特?cái)?shù)字音頻采樣率轉(zhuǎn)換芯片 CS8420，它可以實(shí)現(xiàn) AES3、S/PDIF 音頻數(shù)據(jù)格式和串行音頻數(shù)據(jù)格式之間的相互轉(zhuǎn)換，并可以提取輸入音頻信號(hào)的采樣頻率，同時(shí)通過 SRC（采樣率轉(zhuǎn)換）模塊，實(shí)現(xiàn)采樣速率轉(zhuǎn)化。另外，它還以通過配置寄存器實(shí)現(xiàn)AES3、S/PDIF 拆幀和組幀處理。這款芯片業(yè)的串行音頻數(shù)據(jù)格式有左對(duì)齊、右對(duì)齊和格式，這里采用了的方式。其具有較高的性能參數(shù)，動(dòng)態(tài)范SI2SI2圍可達(dá) 128dB，總諧波失真加噪聲達(dá)-117dB。由于 CS8420

58、 的輸入輸出接口電平是 5V 的標(biāo)準(zhǔn)，與 FPGA 通信需要進(jìn)行電平轉(zhuǎn)換。這里用了 74LVXC3245 這款芯片，它同時(shí)可以支持 8 路 3.3V 到5V（或 5V 到 3.3V）的轉(zhuǎn)換。轉(zhuǎn)換方向可以通過配置一個(gè)管腳的高低電位實(shí)現(xiàn)。具體外圍電路如下圖（圖 3-4） 。萌芽杯29圖 3-4 數(shù)字音頻電路的設(shè)計(jì)3.2.3 FPGA 相關(guān)電路的設(shè)計(jì)相關(guān)電路的設(shè)計(jì)項(xiàng)目中，F(xiàn)PGA 主要完成數(shù)據(jù)的采集、運(yùn)算和輸出，同時(shí)控制周圍的從器件協(xié)同工作，下面給出 FPGA 與周圍器件控制框圖。FPGAPCM4202左聲道模擬信號(hào)右聲道模擬信號(hào)CS8420數(shù)字音頻信號(hào)DDS(AD9858)PLL(ADF4106)

59、MCUSDRAM圖 3-5 FPGA 外圍控制框圖FPGA 通過控制 PCM4202 將左、右兩路音頻信號(hào)采樣所得到的數(shù)字信號(hào)輸入到 FPGA 內(nèi)部進(jìn)行處理；通過控制 CS8420 將數(shù)字音頻信號(hào)經(jīng)速率變換所得到的數(shù)字信號(hào)輸入到 FPGA 內(nèi)部進(jìn)行處理。此外，F(xiàn)PGA 借助于對(duì) SDRAM 芯片的控制來實(shí)現(xiàn)音頻的延時(shí)，通過與單片機(jī)（MCU）進(jìn)行數(shù)據(jù)交換來實(shí)現(xiàn)單片機(jī)對(duì) FPGA 的各種控制。FPGA 控制鎖相環(huán)（PLL）芯片輸出時(shí)鐘信號(hào)給 DDS芯片，并將計(jì)算所得的數(shù)據(jù)輸出至 DDS 芯片，得到所需的調(diào)頻立體聲信號(hào)。對(duì)于算法實(shí)現(xiàn)來說，F(xiàn)PGA 是最核心的信號(hào)處理單元，其性能的好壞直接萌芽杯30影

60、響整個(gè)原理樣機(jī)的實(shí)現(xiàn)。通過分析和比較，本項(xiàng)目采用了 Xilinx 公司出品的Spartan3 系列的 FPGA，性能可以滿足設(shè)計(jì)需求，同時(shí)價(jià)格低廉。Spartan3 系列FPGA 具有多種規(guī)格和封裝種類，可以根據(jù)實(shí)際需求進(jìn)行選擇。利用 Xilinx 公司的集成開發(fā)環(huán)境 ISE，通過前期的軟件開發(fā)和仿真，對(duì)芯片資源的使用做了初步的估算。根據(jù)估算，選擇了 XC3S1000 這款 100 萬(wàn)門的芯片，具備的資源能夠充分實(shí)現(xiàn)所需要的功能。這款 FPGA 需要三種供電電壓，分別為 1.2V，2.5V 和 3.3V。其中，1.2V是內(nèi)部供電電壓，主要是為內(nèi)部邏輯工作提供能量；3.3V 是外部驅(qū)動(dòng)供電電壓，