復(fù)合邏輯門電路_第1頁
復(fù)合邏輯門電路_第2頁
復(fù)合邏輯門電路_第3頁
復(fù)合邏輯門電路_第4頁
復(fù)合邏輯門電路_第5頁
已閱讀5頁,還剩19頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、1 本 邏 輯 運(yùn) 算基第 2 頁第三節(jié) 復(fù)合邏輯門電路2 目錄頁考綱鏈接第 3 頁3過渡頁目錄第四節(jié) 基本邏輯運(yùn)算二、邏輯代數(shù)的基本運(yùn)算及規(guī)則三、邏輯函數(shù)的公式化簡法四、邏輯函數(shù)的表示方法一、基本概念一、基本概念第 4 頁1、邏輯邏輯代數(shù)代數(shù):又稱布爾代數(shù)布爾代數(shù),是數(shù)字電路的分析工具一、基本概念 第四節(jié) 基本邏輯運(yùn)算2、邏輯關(guān)系邏輯關(guān)系:原因和結(jié)果之間的關(guān)系3、邏輯邏輯變量變量:原因自變量;由原因產(chǎn)生的結(jié)果因變量5、邏輯代數(shù)與普通代數(shù)的區(qū)別邏輯代數(shù)與普通代數(shù)的區(qū)別1. 普通代數(shù),數(shù)值任??;2. 邏輯代數(shù),只有0、1兩個(gè)值可取,且0、1只是代表兩種對立狀態(tài)第 5 頁5過渡頁目錄第三節(jié) 基本邏

2、輯運(yùn)算二、邏輯代數(shù)的基本運(yùn)算及規(guī)則三、邏輯函數(shù)的公式法化簡四、邏輯函數(shù)的表示方法一、基本概念二、邏輯代數(shù)的基本運(yùn)算及規(guī)則第 6 頁二、邏輯函數(shù)的基本運(yùn)算及規(guī)則1、基本運(yùn)算規(guī)則基本運(yùn)算規(guī)則與 運(yùn) 算 :111 001 010 000或 運(yùn) 算 :111 101 110 000非 運(yùn) 算 :10 01(1)基本運(yùn)算基本運(yùn)算與(AND)非(NOT)或(OR)借助各邏輯運(yùn)算的借助各邏輯運(yùn)算的邏輯功能來理解三邏輯功能來理解三種運(yùn)算規(guī)則種運(yùn)算規(guī)則第 7 頁正文 . 第四章04 各種風(fēng)險(xiǎn)規(guī)避01 員工關(guān)系管理概述02 員工關(guān)系管理的誤區(qū)及原則03 員工關(guān)系管理分類闡述1.3.2 邏輯代數(shù)的公式、定理和規(guī)則邏

3、輯代數(shù)的公式、定理和規(guī)則1 1、邏輯代數(shù)的公式和定理邏輯代數(shù)的公式和定理與 運(yùn) 算 :111 001 010 000(1)常量之間的關(guān)系(2)基本公式0-1 律 :AAAA10 0011AA或 運(yùn) 算 :111 101 110 000非 運(yùn) 算 :10 01互 補(bǔ) 律 : 0 1AAAA等 冪 律 :AAAAAA 雙 重 否 定 律 :AA分別令分別令A(yù)=0及及A=1代代入這些公式,即可入這些公式,即可證明它們的正確性。證明它們的正確性。第 8 頁正文 . 第四章04 各種風(fēng)險(xiǎn)規(guī)避01 員工關(guān)系管理概述02 員工關(guān)系管理的誤區(qū)及原則03 員工關(guān)系管理分類闡述(3)基本定理交 換 律 :ABBA

4、ABBA結(jié) 合 律 :)()()()(CBACBACBACBA分 配 律 :)()()(CABACBACABACBA反 演 律 ( 摩 根 定 律 ) :BABABABA.利用真值表很容易證明這些利用真值表很容易證明這些公式的正確性。如證明公式的正確性。如證明AB=BA:A BA .BB .A0 00 11 01 100010001第 9 頁二、復(fù)合邏輯門電路2、與非門(1)邏輯組成:在與門后接一非門,構(gòu)成與非門。(2)真值表A BY0 00 11 01 11110 真值表(4)邏輯表達(dá)式(3)邏輯功能全1輸出0;有0輸出1ABY (5)邏輯符號YAB與非門的邏輯符號L=A+B&F1A

5、B&第 10 頁二、復(fù)合邏輯門電路3、或非門(1)邏輯組成:在非門后接一非門,構(gòu)成或非門。(2)真值表(4)邏輯表達(dá)式(3)邏輯功能有1輸出0;全0輸出1(5)邏輯符號A BY0 00 11 01 11000 真值表BAYYAB或非門的邏輯符號L=A+B1ABF11第 11 頁二、復(fù)合邏輯門電路4、異或門(1)邏輯組成:兩個(gè)非門、兩個(gè)與門、一個(gè)或門,構(gòu)成異或門。(2)真值表(4)邏輯表達(dá)式(3)邏輯功能全1和全0輸出0;(5)邏輯符號A BY0 00 11 01 10110 真值表YAB異或門的邏輯符號L=A+B=1BABABAYABF&1111&第 12 頁二、復(fù)合邏

6、輯門電路5、與或非門(1)邏輯組成:兩個(gè)與門、一個(gè)或門、一個(gè)非門,構(gòu)成異或門。(2)真值表(4)邏輯表達(dá)式(3)邏輯功能全1和全0輸出0;(5)邏輯符號A BY0 00 11 01 10110 真值表Y1&ABCD與或非門的邏輯符號CDABYACBDF第 13 頁13過渡頁目錄第三節(jié) 復(fù)合邏輯門電路二、復(fù)合門電路三、集成TTL門電路四、CMOS門電路一、晶體管邏輯門電路三、集成TTL門電路第 14 頁三、集成TTL門電路1、普通集成TTL門電路定位定位標(biāo)志標(biāo)志注意:注意:每個(gè)集成電每個(gè)集成電路內(nèi)部的各個(gè)邏輯路內(nèi)部的各個(gè)邏輯單元互相獨(dú)立可以單元互相獨(dú)立可以單獨(dú)使用,但電源單獨(dú)使用,但電源

7、和接地線是公共的和接地線是公共的第 15 頁三、集成TTL門電路 與門與門 非門非門 或非門或非門2、其他常用集成TTL門電路第 16 頁三、集成TTL門電路3、OC門問題:普通TTL與非門為什么不能實(shí)現(xiàn)線與OC門的主要功能(1 1)實(shí)現(xiàn)與非功能:如圖所示。)實(shí)現(xiàn)與非功能:如圖所示。第 17 頁三、集成TTL門電路(2 2)實(shí)現(xiàn)線非功能:如圖所示。)實(shí)現(xiàn)線非功能:如圖所示。 G1G1、G2G2任一導(dǎo)通,任一導(dǎo)通,Y=0Y=0;G1G1、G2G2全截止,全截止,Y=1。第 18 頁三、集成TTL門電路4、三態(tài)輸出門(TSL門)定義:具有三種輸出狀態(tài)具有三種輸出狀態(tài)高電平、低電平、高電阻高電平、低

8、電平、高電阻稱為稱為三態(tài)門電路三態(tài)門電路。組成:比比普通門電路,多一個(gè)控制端普通門電路,多一個(gè)控制端ENEN或或 ENEN或或 稱稱使能端使能端 。ENEN三態(tài)門的邏輯符號(a) 0有效 ( b)EN1有效EN第 19 頁三、集成TTL門電路5、TTL門電路的使用注意事項(xiàng)1 1、電源電壓及電源干擾的消除、電源電壓及電源干擾的消除(1)(1)對電源電壓的要求:對電源電壓的要求:滿足(滿足(5 5 5% 5%)V V或或(5 5 10% 10%)V V(2)(2) 消除電源干擾:電源輸入端接消除電源干擾:電源輸入端接10-10010-100 F F電容至地,對電容至地,對;電路中每隔;電路中每隔6

9、-86-8個(gè)個(gè)門接門接0.01-0.10.01-0.1 F F電容至地,對電容至地,對2 2、輸出端的連接、輸出端的連接 (1)(1)普通普通 TTL TTL 門輸出端不允許直接并聯(lián)使用。門輸出端不允許直接并聯(lián)使用。 (2)(2)三態(tài)門的輸出端可并聯(lián)使用,但同一時(shí)刻只能有一個(gè)門工作,其他門輸出處于高阻三態(tài)門的輸出端可并聯(lián)使用,但同一時(shí)刻只能有一個(gè)門工作,其他門輸出處于高阻狀態(tài)。狀態(tài)。 (3)OC(3)OC門輸出端可并聯(lián)使用,但公共輸出端和電源門輸出端可并聯(lián)使用,但公共輸出端和電源V VCCCC之間應(yīng)接負(fù)載電阻之間應(yīng)接負(fù)載電阻R RL L。 (4)(4)輸出端不允許直接接電源輸出端不允許直接接電

10、源V VCCCC或直接接地?;蛑苯咏拥?。3 3、多余輸入端的處理、多余輸入端的處理 與門和與非門的多余輸入端接與門和與非門的多余輸入端接邏輯邏輯1 1。即可以直接接。即可以直接接5V5V的電源,或通過的電源,或通過1 110k10k 電阻接電阻接電源。電源。第 20 頁20過渡頁目錄第三節(jié) 復(fù)合邏輯門電路二、復(fù)合邏輯門電路三、集成TTL門電路四、CMOS門電路一、晶體管邏輯門電路四、CMOS門電路第 21 頁四、 COMS門電路 第三節(jié) 基本邏輯門電路1、分類分類MOS門PMOS門CMOS門NMOS門【CMOSCMOS反相器反相器】當(dāng)輸入當(dāng)輸入A A高電平高電平1 1時(shí),輸出時(shí),輸出Y Y為低電平為低電平0 0;反之,;反之,當(dāng)輸入當(dāng)輸入A A為低電平為低電平0 0時(shí),輸出時(shí),輸出Y Y為高電平。其邏輯表達(dá)式為為高電平。其邏輯表達(dá)式為: : AY

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論