高性能鎖相環(huán)pe3293及其應(yīng)用

1、高性能鎖相環(huán) PE3293 及其應(yīng)用摘要： 在無線通信中， 降低頻率合成器的相位噪聲和抑制其相應(yīng)的寄生輸出，一直是設(shè)計者追求的目標(biāo)。PE3293是 Peregrine公司生產(chǎn)的高性能. GHz 550MHz雙模整數(shù)分頻集成鎖相環(huán)電路，它具有超低的寄生輸出。文中介紹了PE3293 的特點功能和組成原理，給出了PE3293在頻率綜合器設(shè)計 中 的 應(yīng) 用 電路。關(guān)鍵詞：頻率合成器；相位噪聲；寄生輸出； PLL ； PE3293 引言在無線應(yīng)用中， 相位噪聲和寄生輸出是頻率合成器的關(guān)鍵參數(shù)。 、 和等相位調(diào)制蜂窩系統(tǒng)的系統(tǒng)設(shè)計均需要低噪聲的頻率合成模塊，同時頻率切換時間和寄生輸出的抑制對系統(tǒng)也很重要

2、。頻率合成器作為一種高質(zhì)量的信號源，與電子系統(tǒng)的性能有很大關(guān)系。在通信系統(tǒng)中，使用高穩(wěn)定的信號源，可以充分利用頻率資源。實際上， 在電子對抗、導(dǎo)航等電子系統(tǒng)中，高指標(biāo)的信號源會給系統(tǒng)帶來良好的性價比，從而為系統(tǒng)設(shè)計師提供可靠的技術(shù)保障。頻率合成主要有直接式、 鎖相式和直接數(shù)字式三種方法。其中直接式頻率合成法由于輸出的諧波、噪聲及寄生頻率均難以抑制而較少采用；目前廣泛采用的直接數(shù)字式頻率合成方法也面臨輸出頻率上限難以提高和寄生輸出難以抑制兩個難題。 而鎖相式頻率合成器是七十年代鎖相技術(shù)發(fā)展和應(yīng)用的結(jié)果，隨著集成化程度的越來越高， 各種控制電路、 程序分頻器、 鑒頻鑒相器等數(shù)字電路目前已可集成到一

3、個芯片中。 因此，現(xiàn)在，許多微波和毫米波頻率合成器的設(shè)計往往采用鎖相式的頻率合成方法來實現(xiàn)。 的特點功能主要特點是公司生產(chǎn)的一款高性能雙模整數(shù)分頻集成鎖相環(huán)，它內(nèi)部集成了脈沖整形電路、鑒頻鑒相器電路、預(yù)分頻、程序分頻器、÷和÷兩個雙模式分頻器、控制電路和鎖相指示等電路。由于該采用了的專利技術(shù)，因此，它的寄生輸出成分在整個工作頻段內(nèi)都極低。具有以下特點：采用先進的寄生輸出抑制技術(shù)，具有非常好的相位噪聲特性和較高的頻率穩(wěn)定度；具有÷和÷前者的工作頻率能達到，后者的工作頻率能達到；功耗很小，采用雙環(huán)工作模式時，其典型工作電流為；工作電壓為；具有腳和腳兩種封裝形

4、式；可用于基站、和手持式無線產(chǎn)品中。引腳說明具有圖和圖所示的兩種封裝形式其中腳封裝只比腳封裝多個保留引腳，其余引腳的引腳定義均相同，表所列是腳封裝的引腳定義。表 1 PE3293（以 20 腳 TSSOP封裝為例）的引腳定義序號名稱類型功能描述1N/C不連接2VDD電源， 2.7 3.3V ，需用一個電容就近旁路接地3CP1輸出PLL1 內(nèi)部的脈沖成形輸出，用作外部VCO的輸入驅(qū)動4GND地端5fin1輸入從 PLL1（ RR） VCO來的預(yù)分頻器輸入，最大頻率為1.8GHz6Dec1PLL1 的電源去耦端，有必要用一個電容就近接地7VDD1PLL1 預(yù)分頻器的電源，一般經(jīng)3.3k 的電阻連到

5、 VDD8fr輸入?yún)⒖碱l率輸入9GND地端10f0LD輸出復(fù)用器輸出， 包括 PLL1 和 PLL2 主計數(shù)器或參考計數(shù)器輸出/時鐘檢測信號，以及移位寄存器移出數(shù)據(jù)11Clock輸入CMOS時鐘輸入，在時鐘信號的上升沿，各種計數(shù)器的串行數(shù)據(jù)將送入 21bit 的移位寄存器12Data輸入二進制串行數(shù)據(jù)輸入，為CMOS輸入數(shù)據(jù)， MSB先， 2bit的LSB 為控制比特負載使能 CMOS入，當(dāng) LE 為高時， 21bit 的串行移位移位寄13LE輸入存器中的數(shù)據(jù)字將被送入相應(yīng)的四個鎖存器之一中（由控制比特決定）14VDD2輸出PLL1 預(yù)分頻器的電源，使用時經(jīng)3.3k 的電阻連到 VDD015D

6、ec2輸出PLL1 的電源去耦端，有必要用一個電容就近接地16fin2輸入從 PLL1（ IF ） VCO來的預(yù)分頻器輸入，最大頻率為500MHz17GND地端18CP2輸出PLL1 內(nèi)部的脈沖成形輸出，用作外部VCO的輸入驅(qū)動19VDD2.7 3.3V 電源，需經(jīng)一個電容就近接地20VDD電源， 2.7 3.3V ，需經(jīng)一個電容就近接地的組成原理的功能原理框圖如圖所示，它主要由串行控制寄存器、一個復(fù)用輸出器以及鎖相環(huán)和組成。每個都有一組除的整數(shù)主計數(shù)器、一個參考計數(shù)器、一個鑒相器以及帶內(nèi)部補償電路的內(nèi)部脈沖成形器，而每個除的整數(shù)主計數(shù)器則包括一個內(nèi)部雙模預(yù)分頻器，可用作計數(shù)和小數(shù)累加。串行數(shù)

7、據(jù)輸入端輸入的數(shù)據(jù)可在時鐘的上升沿逐次移入的決定的的移位寄存器的相應(yīng)地址中。圖所示是的寄存器位。如果將用作數(shù)據(jù)輸出，那么移位寄存器中的的內(nèi)容將在的下降沿送入，這樣，和相應(yīng)的器件就構(gòu)成了環(huán)狀結(jié)構(gòu)。（）的頻率的大小與的值有關(guān)，它們之間的關(guān)系如下： ( × ) ( )值得注意的是， 為了獲得連續(xù)的信道， 必須滿足小于等于， 而且必須大于等于倍的（）。（）的頻率的大小與的值有關(guān)，它們的關(guān)系如下： ( ) × ( )同理， 為了獲得連續(xù)的信道， 必須滿足小于等于， 必須大于等于倍的（）。可用于決定的分頻比，如果為偶整數(shù)，那么，可自動化簡分，和。相應(yīng)地，可用于決定的分頻比。的典型應(yīng)用電

8、路非常適合基于基站的無線通信系統(tǒng)，它能保持很低的相位噪聲和寄生輸出成分，而且功耗非常低，使用也很方便，幾乎不需要多少外圍電路。它的另一個優(yōu)點是具有一個高阻輸入引腳，因此這就避免了在、和電路中使用功分器的麻煩。在頻率綜合器的設(shè)計中，環(huán)路濾波器的優(yōu)化設(shè)計要權(quán)衡很多因素，環(huán)路帶寬一般定為步進頻率的。 對二階環(huán)來說， 可以提供快速的鎖定時間，而且環(huán)路帶寬的增加還可以減少鎖定時間，但過寬又會導(dǎo)致系統(tǒng)穩(wěn)定性變差。如果對鎖定時間的要求不是很高的階環(huán)在鎖定時間和殘留中可進行較好的協(xié)調(diào)。器件中的自帶接地電容和成形電路，其中自帶的接地電容，而自帶的接地電容。對于窄帶環(huán)路濾波來說，這些電容是相對透明的。但隨著環(huán)路帶

9、寬的增加，內(nèi)部電容將起主要作用，它將限制環(huán)路帶寬。而對大多數(shù)應(yīng)用系統(tǒng)來說，這不是考慮的主要因素。比如，當(dāng)用作步進頻率為時，環(huán)路帶寬可以為。這對于二階環(huán)和三階環(huán)的環(huán)路濾波器的設(shè)計來說，利用公司的軟件很容易實現(xiàn)。該軟件可以在公司的主頁上免費下載。數(shù)據(jù)輸入端輸入的數(shù)據(jù)在時鐘輸入的上升沿逐次移入的移位寄存器且( ) 在先，因此，當(dāng)為高時， 數(shù)據(jù)送入由圖所示的最后位地址位所決定的移位寄存器的相應(yīng)地址中。比如，當(dāng)程序?qū)τ嫈?shù)器進行控制時，送入寄存器的最后兩比特 ( , ) 應(yīng)為 ( , ) ，計數(shù)器中的比特位也應(yīng)設(shè)為。應(yīng)注意的是， 的工作模式、鑒相器極性和功率控制均可以由和來控制。表 2 PE3293 的計數(shù)器設(shè)計表分頻比MSBLSB地址位S11S10S9S8S7S1S0A14A13A12A11A1011000000111000011120001011-11311111111在該頻率合成器的程序控制中，如果控制引腳處于低阻狀態(tài)，將有可能產(chǎn)生頻率波動現(xiàn)象，這種情況可以通過 的串聯(lián)電阻來解決。在圖中，第、和為保留引腳，可以將其連接到地或電源。為