華南理工大學數(shù)字電子技術試卷精華全集

1、華南理工大學數(shù)字電子技術試卷精華版全集 1).8421bcd碼對應的十進制數(shù)是:（*知識點：bcd碼）(a)2356    (b)934    (c)4712     (d)23552).n個變量可組成多少個最小項（*知識點：最小項）(a)n    (b)2n    (c)2n     (d)2n-13)已知函數(shù)f的卡諾圖如圖1-1, 試求其最簡與或表達式（*知識點：卡諾圖化簡）

2、0;                                                 

3、0;   4)如果在時鐘脈沖cp=1期間, 由于干擾的原因使觸發(fā)器的數(shù)據(jù)輸入信號經(jīng)常有變化,此時不能選用什么結構的觸發(fā)器（* 知識點：主從結構觸發(fā)器的動作特點）(a)ttl 主從  (b)邊沿   (c)維持阻塞  (d)同步rs5)已知函數(shù),該函數(shù)的反函數(shù)是(*知識點：求反函數(shù))                      &#

4、160;      6)為構成1024×4的ram, 需要多少片256×1的ram（* 知識點：ram的擴展）(a)16   (b)4   (c)8     (d)127)欲得到一個頻率高度穩(wěn)定的矩形波, 應采用什么電路（*知識點：石英晶體多諧振蕩器）(a) 計數(shù)器             (b)單穩(wěn)態(tài)觸發(fā)器(c)施密特觸發(fā)器&

5、#160;         (d)石英晶體多諧振蕩器8)若將一個頻率為10khz的矩形波變換成一個1khz的矩形波, 應采用什么電路（* 知識點：計數(shù)器的分頻功能）(a)t'觸發(fā)器                    (b)十進制計數(shù)器(c)環(huán)形計數(shù)器     

6、0;             (d)施密特觸發(fā)器9)一個八位d/a轉換器的最小輸出電壓增量為, 當輸入代碼為01001100時, 輸出電壓vo為多少伏（* 知識點：d/a轉換器）(a)      (b)      (c)   (d)    10) 對于ttl門電路來說，下列各圖哪個是正確的( * 知識點：ttl門電路)二.

7、60; 分析題.1.     邏輯電路及輸入端cp、d的波形如圖2-1, 設q0=q1=q2=0(10分)（* 知識點：移位寄存器）(1)  試畫出在cp、d作用下,輸出端q0、q1、q2的波形;(2)    說明電路的邏輯功能.         2.     由555定時器構成的單穩(wěn)態(tài)電路如圖2-2, 試回答下列問題(15分)（* 知識點： 555定時器）(1)  該電路的暫

8、穩(wěn)態(tài)持續(xù)時間two=?(2)    根據(jù)two的值確定圖2-2中, 哪個適合作為電路的輸入觸發(fā)信號, 并畫出與其相應的vc和vo波形.       555定時器功能表4腳6腳2腳3腳7腳 0 × ×0導通 1>2/3vcc>1/3vcc0導通 1<2/3vcc>1/3vcc不變不變 1<2/3vcc<1/3vcc1截止 1>2/3vcc<1/3vcc1截止 &

9、#160;        三.設計題:1.       已知函數(shù), 試用以下幾種組件實現(xiàn)電路(15分)（* 知識點： 用msi進行組合邏輯電路的設計）(1)    八選一數(shù)據(jù)選擇器(2)    四線-十六線譯碼器和多輸入端與非門.  2。試用jk觸發(fā)器設計一個同步時序邏輯電路, 其狀態(tài)轉換表如表3-1. 要求畫出卡諾圖,求狀態(tài)方程、驅動方程、畫出邏輯電路圖.(15分) 

10、0;（* 知識點： 同步時序電路的設計）                 表3-1 q2n  q1n               x       0      

11、 1         q2n+1  q1n+10           00           11           01   1    0  1

12、    0  0    0  1    0  0     1   1     1   0     0   0     0   1一.   選擇題.(每題2分,共20分. 每小題只有一個答案)題 號  1

13、60; 2   3     4    5  6  7 8  910答 案bccabadbdb 1).8421bcd碼對應的十進制數(shù)是: （*知識點：bcd碼）(a)2356    (b)934    (c)4712     (d)23552).n個變量可組成多少個最小項 （*知識點：最小項）(a)n    (b)2n  

14、0; (c)2n     (d)2n-13)已知函數(shù)f的卡諾圖如圖1-1, 試求其最簡與或表達式（*知識點：卡諾圖化簡）                                    

15、0;                   4)如果在時鐘脈沖cp=1期間, 由于干擾的原因使觸發(fā)器的數(shù)據(jù)輸入信號經(jīng)常有變化,此時不能選用什么結構的觸發(fā)器 （*知識點：主從結構觸發(fā)器的動作特點）(a)ttl 主從  (b)邊沿   (c)維持阻塞  (d)同步rs5)已知函數(shù),該函數(shù)的反函數(shù)是(*知識點：求反函數(shù))     

16、60;                       6)為構成1024×4的ram, 需要多少片256×1的ram （*知識點：ram的擴展）(a)16   (b)4   (c)8     (d)127)欲得到一個頻率高度穩(wěn)定的矩形波, 應采用什么電路（*知識點：石英晶體多諧振蕩器）(a)

17、 計數(shù)器           (b)單穩(wěn)態(tài)觸發(fā)器(c)施密特觸發(fā)器          (d)石英晶體多諧振蕩器8)若將一個頻率為10khz的矩形波變換成一個1khz的矩形波, 應采用什么電路 （*知識點：計數(shù)器的分頻功能）(a)t'觸發(fā)器              

18、60;     (b)十進制計數(shù)器(c)環(huán)形計數(shù)器                   (d)施密特觸發(fā)器9)一個八位d/a轉換器的最小輸出電壓增量為, 當輸入代碼為01001100時, 輸出電壓vo為多少伏 （*知識點：d/a轉換器）(a)      (b)     

19、 (c)   (d)    10)對于ttl門電路來說，下列各圖哪個是正確的 (* 知識點：ttl門電路)二.  分析題.1.     邏輯電路及輸入端cp、d的波形如圖2-1, 設q0=q1=q2=0(10分)（* 知識點：移位寄存器）(1)  試畫出在cp、d作用下,輸出端q0、q1、q2的波形;(2)    說明電路的邏輯功能.答案:(1)   (2)右移移位寄存器 2.    

20、由555定時器構成的單穩(wěn)態(tài)電路如圖2-2, 試回答下列問題(15分)（* 知識點： 555定時器）(1)  該電路的暫穩(wěn)態(tài)持續(xù)時間two=?(2)    根據(jù)two的值確定圖2-2中, 哪個適合作為電路的輸入觸發(fā)信號, 并畫出與其相應的vc和vo波形.       555定時器功能表4腳6腳2腳3腳7腳 0 × ×0導通 1>2/3vcc>1/3vcc0導通 1<2/3vcc>1/3vcc不變不變

21、60;1<2/3vcc<1/3vcc1截止 1>2/3vcc<1/3vcc1截止         答案(1)two=s    (2)vi2適合作為單穩(wěn)態(tài)電路的輸入觸發(fā)脈沖  三.   設計題:1.       已知函數(shù), 試用以下幾種組件實現(xiàn)電路(15分)（* 知識點： 用msi進行組合邏輯電路的設計）(1)   

22、 八選一數(shù)據(jù)選擇器(2)    四線-十六線譯碼器和多輸入端與非門.答案: (1)       令a2=a   a1=b   a0=c,   則d7=d6=d5=d3=1,  d4=d2=d1=d0=0     (2)    2.     試用jk觸發(fā)器設計一個同步時序電路, 其狀態(tài)轉換如表3-1. 要求畫出卡諾圖,求

23、狀態(tài)方程、驅動方程,畫出邏輯電路圖.(15分)（* 知識點： 同步時序電路的設計）                 表3-1 q2n  q1n               x       0  

24、60;    1         q2n+1  q1n+10           00           11           01   1 &

25、#160;  0  1    0  0    0  1    0  0     1   1     1   0     0   0     0   1答案:卡諾圖:  狀態(tài)方程:驅動方程:  

26、;邏輯電路圖:數(shù)字電子技術試卷（注：紅色部分為答案）一、填空（20分）1. 數(shù)制轉換：(8f)16 = ( 143 )10= ( )2 = ( 217 )8。(3ec)h = ( 1004 )d，(2003) d = ()b = ( 3723)o。2. 有一數(shù)碼，作為自然二進制數(shù)時，它相當于十進制數(shù) 147 ，作為8421bcd碼時，它相當于十進制數(shù) 93 。3. 已知某函數(shù)，該函數(shù)的反函數(shù)= 4. 如果對鍵盤上108個符號進行二進制編碼，則至少要 7 位二進制數(shù)碼。5. 在ttl門電路的一個輸入端與地之間接一個10kw電阻，則相當于在該輸入端輸入 高 電平；在cmos門電路的輸入端與電源之間

27、接一個1kw電阻，相當于在該輸入端輸入 高 電平。6ttl電路的電源電壓為 5 v， cmos電路的電源電壓為 318 v 。7. 74ls138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為a2a1a0=110時，輸出 應為 。 8. 一個10位地址碼、8位輸出的rom，其存儲容量為 8k 或213 。9將一個包含有32768個基本存儲單元的存儲電路設計16位為一個字節(jié)的rom。該rom有 11 根地址線，有 16 根數(shù)據(jù)讀出線。10 .能夠實現(xiàn)“線與”的ttl門電路叫 oc門 ，能夠實現(xiàn)“線與”的cmos門電路叫 od門。二、完成以下要求。（8分）1. 要實現(xiàn)y=a+b的邏輯關系，請正確

28、連接多余端。(b)(a)³1&ab5vyab5vy（a）多余端接電源或與a或b接在一起 （b）多余端接地或與a或b接在一起2. 寫出下圖的邏輯表達式。abeny&=c三、用代數(shù)法將下列函數(shù)化簡為最簡與或表達式。（9分）1. ；= b2. = 3 = 1四、用卡諾圖法化簡函數(shù)，寫出它們的最簡與或表達式。 （9分）1.；y1= 3.，約束條件ab+bc=0;y2 = 4. = 五、請根據(jù)題圖和題表， 完成以下要求： （7分）1、按表1欄的要求, 圖中完善f1f5的邏輯符號，并按圖中的邏輯符號將f6f7的名稱填入相應位置；2、 表2欄中填入各輸出端的邏輯表達式；3、 abc

29、d = 1001，將各輸出值填入表3欄中。abcdf1 f2 f3 f4 f5 f6 r f7& && ³1 =1 =1³1&vccf1f2f3f4f5f6f71與非門或非門異或門同或門與或非門oc或od三態(tài)門2略略略略略略略31010000六、用四選一數(shù)據(jù)選擇器74ls153設計一個3變量的多數(shù)表決電路。（10分）1/2 74ls153d3 d2 d1d0 a1 a0 st y1 c a b過程略七、用集成二進制譯碼器74ls138和與非門構成全加器。(10分)si ciy0 y1 y2 y3 y4 y5 y6 y7a0 a1 a2 stb

30、 stc sta& &1ci-1 bi ai八、請畫出題圖電路的q0、q1的輸出波形，假設初始狀態(tài)皆為0。（8分）cpaq0q11jc11k1jc11kq0 q111cpa(過程略)九、分析用集成十進制同步可逆計數(shù)器ct74ls192組成的下列計數(shù)器分別是幾進制計數(shù)器。ct74ls192的cr為異步清零端（高電平有效），為異步置數(shù)控制端（低電平有效），cpu、cpd為加、減計數(shù)脈沖輸入端（不用端接高電平），和分別為進位和借位輸出端。（8分）(a) (b)（a）為6進制加計數(shù)器； （b）為23進制加計數(shù)器十、寫出由rom所實現(xiàn)的邏輯函數(shù)的表達式。(8分)111abcy1y2十一、

31、請指出下列555電路的名稱。（4分）（施密特觸發(fā)器） （ 多諧振蕩器）期末考試試卷二 一、填空（每空1分，計20分） 1、計數(shù)器按增減趨勢分有 、 和 計數(shù)器。 2、ttl與非門輸入級由 組成。兩個oc門輸出端直接接在一起稱為 。 3、在ttl與非門，異或門，集電級開路門，三態(tài)門中，為實現(xiàn)線與邏輯功能應選用 ，要有推拉式輸出級，又要能驅動總線應選用 門。 4、一個觸發(fā)器可以存放 位二進制數(shù)。 5、優(yōu)先編碼器的編碼輸出為 碼，如編碼輸出a2a1a0=011，可知對輸入的 進行編碼。 6、邏輯函數(shù)的四種表示方法是 、 、 、 。 7、移位寄存器的移位方式有 ， 和 。 8、同步rs觸發(fā)器中，r，s

32、為 高 電平有效，基本rs觸發(fā)器中r，s為 底 電平有效。9、常見的脈沖產(chǎn)生電路有 多諧振蕩器 二.判斷題：（每題1分，共10分）1、對于jk觸發(fā)器j=k=1時，輸出翻轉。 （ ）2、一個存儲單元可存1位2進制數(shù)。 （ ）3、同一cp控制各觸發(fā)器的計數(shù)器稱為異步計數(shù)器。 （ ）4、對mos門電路多余端不可以懸空。 （ ）5、函數(shù)式f=abc+ab+ac= （3、5、6、7） （ ）6、jk觸發(fā)器的輸入端j懸空，相當于j=1。 （ ）7、時序電路的輸出狀態(tài)僅與此刻輸入變量有關。 （ ）8、一個觸發(fā)器能存放一位二進制數(shù)。 （ ）9、計數(shù)器隨cp到來計數(shù)增加的稱加計數(shù)器。 （ ）10、數(shù)字電路中用“

33、1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ）三、選擇題（每題1分，共10分）1、對于mos門電路，多余端不允許（ ） a、懸空 b、與有用端并聯(lián) c、接電源 d、接低電平2、右圖表示（ ）電路，圖表示（ ）電路、與門 、或門、非門 、與非門、卡諾圖、表示的邏輯函數(shù)最簡式分別為（ ）和（ ） a、f=+ b、f=b+d c、f=bd+ d、f=bd+4、邏輯電路如圖，函數(shù)式為（ ）a、 f=+ b、 f=+ c、 f=+c d、f=a+b c5、一位8421bcd碼計數(shù)器至少需要 個觸發(fā)器。b 6、下列邏輯函數(shù)表達式中與f=a+b功能相同的是（ ）a a、 b、 c、 d、7、施密特觸發(fā)

34、器常用于（ ） a、脈沖整形與變換 b、定時、延時 c、計數(shù) d、寄存8、施密特觸發(fā)器的輸出狀態(tài)有 a、一個穩(wěn)態(tài)、一個暫態(tài) b、兩個穩(wěn)態(tài) c、只有一個穩(wěn)態(tài) d、沒有穩(wěn)態(tài) 四、邏輯函數(shù)化簡（10分） 1、 用公式法化簡下列函數(shù)f=ad+c+b+a(b+)+bc+ ade 2、用卡諾圖法化簡下列函數(shù) f= (1、3，8，9，10，11，14，15)五、畫波形圖（共5分） 1、邊沿型 jk 觸發(fā)器的輸入波形如圖所示，畫出 q 端的波形。設觸發(fā)器的初始狀態(tài)為“ 1 ”。 六、分析設計題（共25分）1.分析右圖8選1數(shù)據(jù)選擇器的構成電路，寫出其邏輯表達式。（5分） 2.試用74ls138和適當門電路實現(xiàn)

35、邏輯函數(shù)l（a、b、c）=（0、2、3、4、7） （10分）3.分別用方程式、狀態(tài)轉換圖表示如圖所示電路的功能。 （10分）七、數(shù)制轉換 （每空2分，共10分） （1）、（）2=( )16=( )8 （2）、 (100001)2= ( )10 （3）、（156）10=( )2=( )8421bcd八、下圖是 555 定時器構成的施密特觸發(fā)器，已知電源電壓 v cc =12v ，求： 1.電路的 v t+ ， v t- 和t 各為多少 2. 如果輸入電壓波形如圖，試畫出輸出 v o 的波形。 3. 若控制端接至 +6v ，則電路的v t+ ， v t- 和t各為多少 （10分）答案一、填空題1、

36、加法計數(shù)器、減法計數(shù)器、加/減計數(shù)器2.多發(fā)射極三極管和電阻、線與3. 集電級開路門、三態(tài)門5.二進制碼 十進制數(shù)36.邏輯表達式 邏輯圖 真值表 卡諾圖7.左移 、右移 雙向移位8.高 低9.多諧振蕩器二、判斷題：1. × 2. 3. × 4. 5. × 6 7.× 8. 9. 10.三、選擇題 b 3. c b 四、邏輯函數(shù)化簡 =a+c+b =a+ac+d五、畫波形圖六、分析設計題1. f=+c+bd+bcd+a+ abd+ abc =+c+b+ad+ abc2. 3. 輸出方程：y=驅動方程：j0=1 =狀態(tài)方程：畫狀態(tài)轉換表可得狀態(tài)轉換圖如圖所

37、示?，F(xiàn)態(tài)次態(tài)輸出 y0 00 11 01 10 11 01 1 0 00001電路為同步四進制計數(shù)器七、數(shù)制轉換 （1）、（）2=( )16=( )8 （2）、 (100001)2= (33)10 （3）、（156）10=( )2=( 0 )8421bcd八、+=8(v)vt-=4(v)t =vt+-vt-=4(v) 3. vt+=6(v)vt-=3(v)t =vt+-vt-=3(v) 一、填空（每空1分，計20分） 1、觸發(fā)器有 個穩(wěn)態(tài)，存儲8位二進制信息要 個觸發(fā)器。 2、在一個cp脈沖作用下，引起觸發(fā)器兩次或多次翻轉的現(xiàn)象稱為觸發(fā)器的 ，觸發(fā)方式為 式或 式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。 3

38、、常見的脈沖產(chǎn)生電路有 ，常見的脈沖整形電路有 、 。 4、數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。 5、ttl與非門電壓傳輸特性曲線分為 區(qū)、 區(qū)、 區(qū)、 區(qū)。 6、寄存器按照功能不同可分為兩類： 寄存器和 寄存器。 7、邏輯代數(shù)的三個重要規(guī)則是 、 、 。 8、邏輯函數(shù)f= 二。判斷題：（每題1分，共10分）1、邏輯變量的取值，比大。 （ ）同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是 。a a.工作速度高 b.觸發(fā)器利用率高 c.電路簡單 d.不受時鐘cp控制。4. 把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 進制計數(shù)器。d 5. 下列邏輯電路中為時序邏輯電路的是 。

39、 a.變量譯碼器 b.加法器 c.數(shù)碼寄存器 d.數(shù)據(jù)選擇器c6、下列邏輯函數(shù)表達式中與f=a+b功能相同的是 a、 b、 c、 d、7、施密特觸發(fā)器常用于 a、脈沖整形與變換 b、定時、延時 c、計數(shù) d、寄存8、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有 a、一個穩(wěn)態(tài)、一個暫態(tài) b、兩個穩(wěn)態(tài) c、只有一個穩(wěn)態(tài) d、沒有穩(wěn)態(tài)9.一位8421bcd碼計數(shù)器至少需要 個觸發(fā)器。b 四、邏輯函數(shù)化簡（10分）1、用公式法化簡下列函數(shù)f=a（b+）+（+c）+bcde+（d+e）f2、用卡諾圖法化簡下列函數(shù)f= m (0，1，2，3，4，6，7，8，9， 10，11， 14)五、畫波形圖（每題5分，共10分） 1、如

40、圖（ a ）所示邏輯電路，已知 cp 為連續(xù)脈沖，如圖（ b ）所示，試畫出 q 1 ， q 2 的波形。 2、已知各邏輯門輸入 a 、 b 和輸出 f 的波形如下圖所示寫出 f 的邏輯表達式并畫出邏輯電路。 六、綜合設計題（每題10分，共20分）1 、設計一個故障顯示電路，要求： （1）兩臺電機同時工作時f1 燈亮 （2）兩臺電機都有故障時f2 燈亮（3）其中一臺電機有故障時f3 燈亮。2、試分析下圖為幾進制計數(shù)器 七、數(shù)制轉換（10分） （1）、（）2=( )10=( )8 （2）、( )8421bcd=（ ）10 （3）、（）10=( )2八、圖（ a ）是 555 定時器構成的單穩(wěn)態(tài)電

41、路。 已知： r = ， c = 1 ， v i 和 v c 的波形見圖（ b ）。 1. 對應畫出 v o 的波形。 2.估算脈寬 t w 的數(shù)值。 答案一、填空題1. 2 82. 空翻 主從式 邊沿式3. 多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器4. 組合邏輯電路 時序邏輯電路5. 飽和區(qū) 轉折區(qū) 線性區(qū) 截止區(qū)6、移位 數(shù)碼7、代入規(guī)則 對偶規(guī)則 反演規(guī)則8、0二、判斷題：1. × 2. 3. 4. 5. 6 7.× 8.× 9. 10.三、選擇題 3. a 5. c 四、邏輯函數(shù)化簡=bc+ a+ = b+c+c五、畫波形圖1.2.（a）f=ab (b) f

42、=a+b六、綜合設計題1.真值表：abf1f2f300010010011000111100邏輯表達式：f1= abf2=f3= b+a =ab2. 輸出方程：y=驅動方程：j0=1 =狀態(tài)方程：畫狀態(tài)轉換表可得狀態(tài)轉換圖如圖所示。現(xiàn)態(tài)次態(tài)輸出 y0 00 11 01 10 11 01 1 0 00001電路為同步四進制計數(shù)器七、數(shù)制轉換（10分） （1）、（）2=( )10=( 8 （2）、( )8421bcd=（93 ）10 （3）、（）10=( 2八、1. 波形見右圖 2. t w=期末考試卷（四）一、 填空題 （每小題1分，共計20分）1. 常用的bcd碼有 、 、 、 等。常用的可靠性

43、代碼有 、 等。 2.邏輯函數(shù)的四種表示方法是 、 、 、 。與非的voff稱為 ，von稱為 4、觸發(fā)器有兩個互補的輸出端q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。5、一個觸發(fā)器可以記憶 位二進制代碼，四個觸發(fā)器可以記憶 位二進制代碼。6、主從jk觸發(fā)器的特性方程 。7、施密特觸發(fā)器 是將 變?yōu)榫匦尾ㄝ敵觥?、dac是將 的電路。二、選擇題（每題1分，共10分）1.下面各圖中輸出為高電平的是 . 。2.在何種輸入情況下，“與非”運算的結果是邏輯0。 a全部輸入是0 b.任一輸入是0 c.僅一輸入是0 d.全部輸入是13. 邏輯函數(shù)f= = 。 c. d. 4

44、. 為實現(xiàn)將jk觸發(fā)器轉換為d觸發(fā)器，應使 。=d,k= b. k=d,j= =k=d =k=5. 邊沿式d觸發(fā)器是一種 穩(wěn)態(tài)電路。a.無 b.單 c.雙 d.多6. 多諧振蕩器可產(chǎn)生 。a.正弦波 b.矩形脈沖 c.三角波 d.鋸齒波7. 八路數(shù)據(jù)分配器，其地址輸入端有 個。 8. 8位移位寄存器，串行輸入時經(jīng) 個脈沖后，8位數(shù)碼全部移入寄存器中。 9、一位8421bcd碼計數(shù)器至少需要 個觸發(fā)器。 10、一個16選1多路選擇器輸入地址有 a、2位 b、3位 c、4位 d、8位三、判斷題（每題1分，共10分）1. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ）2.格雷碼具

45、有任何相鄰碼只有一位碼元不同的特性。（ ）3. 若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（ ）。4. 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）5. 一般ttl門電路的輸出端可以直接相連，實現(xiàn)線與。（ ）6. d觸發(fā)器的特性方程為qn+1=d，與qn無關，所以它沒有記憶功能。（ ）7. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（ ）8. 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（ ）9. 優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（ ）10. 編碼與譯碼是互逆的過程。（ ）四、化簡題（每小題5分，共計10分）1、

46、用代數(shù)法化簡下列邏輯函數(shù)成為最簡“與或”式 f=a+ bd+dce + d2、用卡諾圖化簡下列邏輯函數(shù)成為最簡“與或”式 f（a，b，c，d）=m（0，1，4，9，12，13）+d（2，3，6，7，8，10、11、14）五、畫波形圖（每題5分，共10分）1.根據(jù)邏輯圖，寫出邏輯函數(shù),并畫出y的波形。 （10分）2.如圖（a）所示邏輯電路，已知 cp 為連續(xù)脈沖，如圖（b）所示，試畫出 q 1 ， q 2 的波形。 六、綜合設計題（每題10分，共20分）1.用八選一選擇器設計一個組合邏輯電路，起輸出邏輯表達式為。y=a+b + 2.用74ls161構成七進制計數(shù)器。 74ls161功能表crld

47、ctpcttcpd0d1d2d3q0q1q2q3lxxxxxxxxl l l lhlxxd0d1d2d3d0 d1 d2 d3hhhhxxxx計 數(shù)hhlxxxxxx保 持hhxlxxxxx保 持七、數(shù)制轉換 （每空2分，共10分）1. （）10 =( ) 22. )2=( ) 103. （）16 =( ) 2 = ( ) 84 （）8421ncd=( ) 10八、用555定時器構成施密特觸發(fā)器，若電源電壓為5伏，試求vt+、vt-的值。（10分）答案一、填空題1. 8421bcd碼、2421bcd碼、5421bcd碼、余三碼、格雷碼、奇偶校驗碼2. 邏輯表達式 真值表 邏輯圖 卡諾圖3. 關

48、門電壓 開門電壓4. q=1、=0 q=0、=1 q5. 1 46. 7.三角波、正弦波等變化緩慢的波形8.二進制代碼轉換成相應模擬電壓二、選擇題 3. a 4. a 5. c 三、判斷題1. 2. 3. 4.× 5.× 6.× 7. 8.× 9.× 10.四、化簡題1. f=a+ d2. f（a，b，c，d）= + + a五、畫波形圖=ab=ac2.六、綜合設計題:= +b+bc+a+ac+ab2.利用74ls161的同步置數(shù)功能構成七進制計數(shù)器。七、數(shù)制轉換 1. （）10 = 22. )2=( 103. （）16 =( . ) 2 = )

49、 8=4 （）8421ncd=( 93) 10八、vt+=(v)vt-=(v)試題五一、填空題（每空1分，共20分）1.分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。2.邏輯代數(shù)的三個重要規(guī)則是 、 、 。與非門電壓傳輸特性曲線分為 區(qū)、 區(qū)、 區(qū)和 區(qū)。4.常見的脈沖產(chǎn)生電路有 ，常見的脈沖整形電路有 、 。5. 時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。6. 為了實現(xiàn)高的頻率穩(wěn)定度，常采用 石英晶體振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入 態(tài)。7.對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用 電平驅動的七段顯示譯碼器。8. 在進行a/d轉換時，常按下面四個步驟進行，

50、 、 、 、 。二、選擇題（每題1分，共10分）1. 當邏輯函數(shù)有n個變量時，共有 個變量取值組合？ a. n b. 2n c. n2 d. 2n2.邏輯函數(shù)f= = 。 c. d. 3. 一位八進制數(shù)可以用（ ）位二進制數(shù)來表示。a. 2 b. 3 c. d. 164. 以下電路中常用于總線應用的有 。門 門 c. 漏極開路門 與非門5.對于ttl與非門閑置輸入端的處理，下列說法錯誤的是 。a.接電源 b.通過電阻3k接電源 c.接地d.與有用輸入端并聯(lián)6.對于d觸發(fā)器，欲使qn+1=qn，應使輸入d= 。 d.7. n個觸發(fā)器可以構成能寄存 位二進制數(shù)碼的寄存器。 +1 8.石英晶體多諧振

51、蕩器的突出優(yōu)點是 。a.速度高 b.電路簡單 c.振蕩頻率穩(wěn)定 d.輸出波形邊沿陡峭9. 若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 位。 10. 在下列邏輯電路中，不是組合邏輯電路的有 。a.譯碼器 b.編碼器 c.全加器 d.寄存器三、判斷題（每題1分，共10分）1. 格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）2.邏輯變量的取值，比0大。（ ）。3異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）4. rs觸發(fā)器的約束條件rs=0表示不允許出現(xiàn)r=s=1的輸入。（ ）5.石英晶體多諧振蕩器的振蕩頻率與電路中的r、c成正比。（ ）6. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互

52、為逆過程。（ ）7.時序電路不含有記憶功能的器件。（ ）8. 計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（ ）9.利用反饋歸零法獲得n進制計數(shù)器時，若為異步置零方式，則狀態(tài)sn只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）10. 組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（ ）四、化簡（每題5分，共10分）1.用代數(shù)法化簡函數(shù)：f=2. 用卡諾圖化簡函數(shù)：y=a+bcd +d+ a+bd五、畫波形圖（每題5分，共10分）邊沿 jk 觸發(fā)器的輸入波形如圖所示，畫出 q 端的波形。設觸發(fā)器的初始狀態(tài)為“ 0 ”。 2. 對應于圖（ a ）、（ b ）所示的各種情況，分別畫出輸

53、出 y 的波形。六、綜合設計題（每題10分，共20分）1.寫出圖中所示組合電路輸出函數(shù)f的表達式，列出真值表，分析邏輯功能。2.分析下圖時序電路的邏輯功能，寫出電路驅動方程、狀態(tài)方程，畫出狀態(tài)轉換圖。 七、數(shù)制轉換 （每空2分，共10分） 1.(.101) 2=( ) 8=( ) 16=( ) 102. (111000 ) 8421bcd=( ) 103. ) 10= ( ) 2八、下圖是 555 定時器構成的施密特觸發(fā)器，已知電源電壓 v cc =12v ，求： 1. 電路的 v t+ ， v t- 和 v t 各為多少 （共10分）2.如果輸入電壓波形如圖，試畫出輸出 v o 的波形。 3

54、.若控制端接至 +6v ，則電路的 v t+ ， v t- 和 v t 各為多少 答案一、填空題1. 邏輯代數(shù)、邏輯電路2. 代入規(guī)則 對偶規(guī)則 反演規(guī)則3.飽和區(qū) 轉折區(qū) 線性區(qū) 截止區(qū)4. 多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器5. 同步 異步6.石英晶體 暫穩(wěn)態(tài)7.低電平8.采樣 保持 量化 編碼二、選擇題 5. c 7. b 9. b 10 . d三、判斷題1. 2 .× 3. 4. 5.×6. 7. × 8. × 9. 10. ×四、化簡=+2. y= a+ a+ d五、畫波形圖1.2.六、綜合設計題1. y1= y= =abc+ 真

55、值表：abcy00010010010001101000101011001111邏輯功能：三變量一致電路。2. 驅動方程： 狀態(tài)方程：畫狀態(tài)轉換表可得狀態(tài)轉換圖如圖所示。狀態(tài)表現(xiàn) 態(tài)次態(tài) 0 00 11 00 11 00 0七、數(shù)制轉換 1.(.101) 2= 8=( ) 162. (111000 ) 8421bcd=(38 ) 103. ) 10 = ) 2八、+=8(v)vt-=4(v)t =vt+-vt-=4(v) 3. vt+=6(v) vt-=3(v)t =vt+-vt-=3(v)         

56、;    誠信應考,考試作弊將帶來嚴重后果！ 07華南理工大學期末考試數(shù)字電子技術試卷a 1十進制數(shù)128的8421bcd碼是（  ）。a.              b. 0000                   2.已知函數(shù)f的卡諾圖如圖1-

57、1, 試求其最簡與或表達式 3. 已知函數(shù)的反演式為，其原函數(shù)為（  ）。a         b      c         d4對于ttl數(shù)字集成電路來說，下列說法那個是錯誤的：（a）   電源電壓極性不得接反，其額定值為5v；（b）   不使用的輸入端接1；（c）   輸入端可串接電阻，但電阻值不應太大；（d） 

58、  oc門輸出端可以并接。5欲將正弦信號轉換成與之頻率相同的脈沖信號，應用     ，觸發(fā)器           b.施密特觸發(fā)器     d轉換器         d.移位寄存器6下列a/d轉換器中轉換速度最快的是（  ）。a.并聯(lián)比較型   b.雙積分型   c.計數(shù)型   d.逐次漸近型7. 一個含有32768個存儲單元的rom，有8個數(shù)據(jù)輸出端，其地址輸入端有（）個。a.  10   b. 11     c. 12   d. 88. 如圖1-2，在ttl門組成的電路中，與非門的輸入電流為iil1maiih20a。g1輸出低電平時輸出電流的最大值為iol(max)=