11級(jí)EDA實(shí)驗(yàn)指導(dǎo)

1、實(shí)驗(yàn)一流程控制語句(if-else)驗(yàn)證試驗(yàn)(4學(xué)時(shí))一、實(shí)驗(yàn)?zāi)康氖煜uartus軟件的基本操作，掌握用quartus軟件驗(yàn)證vhdl語言。二、實(shí)驗(yàn)內(nèi)容根據(jù)參考代碼，綜合代碼，自己設(shè)計(jì)仿真文件，來驗(yàn)證參考代碼最后一個(gè) else的含義。表1.參考代碼entity encoder isport(en: in stdjogic;i: in stdogic_vetor(7 downto 0);a: out std_logic_vetor(2 downto 0);idle: out stdogic)；end;architecture behavior of encoder isbeginprocess

2、 (en, i)beginifen=t thenif i(7)=tthena<=11f,;idle<=<0,;elsif i(6)=,1,thenav=”n(t idle<= 'o'elsif if 1(5)= v thena<=,10f,; idle<= 'o'elsif i(4)=tthenav 二“100"idle<=<0,;elsif i(3)=tthenav=“011”；idle<=<0,;elsif i(2)=tthenav二 “010"ldle<=<0,;e

3、lsif if i(1)=tthenav=“001"idle<=<0,;elsif if 1(0)71'thenav 二“000”；idle<=m)>elseav=“000”； idlev=t;end if;end process;end;三、實(shí)驗(yàn)報(bào)告要求給出驗(yàn)證結(jié)論，附帶仿真波形，并根據(jù)波形解釋結(jié)論。for help, press flgl > -i- ««mmtec tnwbar7.7 minterval： |-23 m stmn«h«v<lu«)pt10 i1 ni20 9 nt30

4、9 as10 010 cnslo回ib ooa； 1000000000000001x00000000enbq ab 0:xxx:i 9®iidlefile (4> t jjitw project looli (indow100 mpoern實(shí)驗(yàn)二異或門的實(shí)現(xiàn)（2學(xué)時(shí)）一、實(shí)驗(yàn)內(nèi)容1. 熟悉quartus軟件的基本操作，了解各種設(shè)計(jì)方法（原理圖設(shè)計(jì)、文本 設(shè)計(jì)、波形設(shè)計(jì)）2. 用邏輯圖和vhdl語言設(shè)計(jì)一個(gè)異或門。二、電路要求1. 進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可 上機(jī)操作。2. 預(yù)習(xí)報(bào)告內(nèi)容有：異或門的邏輯圖；用vhdl語言設(shè)計(jì)異或門；3. 實(shí)驗(yàn)結(jié)

5、束前，要填寫實(shí)驗(yàn)卡，將異或門的仿真波形畫在實(shí)驗(yàn)卡上。三、電路功能介紹異或門（xor）»用途：異或門是一種用途廣泛的門電路。典型應(yīng)用是作為加法器 的單元電路。邏輯圖i? vcc:)e>qutpijtiu> outabout000011101110i? vcc: 三、實(shí)驗(yàn)報(bào)告要求1、提交vhdl原始代碼2、提交綜合后的電路圖3、提交仿真波形1 library ieee;use ieee.stdogic_l 164.all;use ieee.stdogic_unsigned.all; entity htc isport(a,b:in bit;c:out bit); end;ar

6、chitecture a of htc isbeginc<=a xor b;end;實(shí)驗(yàn)三 譯碼器與編碼器的設(shè)計(jì)與仿真（4學(xué)時(shí)）一、實(shí)驗(yàn)內(nèi)容1 參照芯片74ls138的電路結(jié)構(gòu)，用邏輯圖和vhdl語言設(shè)計(jì)3-8譯碼器;2. 參照芯片74ls148的電路結(jié)構(gòu)，用邏輯圖和vhdl語言設(shè)計(jì)8-3優(yōu)先編 碼器。二、實(shí)驗(yàn)要求1. 進(jìn)實(shí)驗(yàn)室前，請(qǐng)寫一份預(yù)習(xí)報(bào)告；進(jìn)實(shí)驗(yàn)室時(shí)經(jīng)指導(dǎo)老師檢查后，才可 上機(jī)操作。2. 預(yù)習(xí)報(bào)告內(nèi)容有：弘3編碼器、譯碼器的邏輯表達(dá)式;» 83編碼器、38譯碼器的邏輯圖； 用vhdl語言設(shè)計(jì)83編碼器、38譯碼器。3. 實(shí)驗(yàn)結(jié)束前，要填寫實(shí)驗(yàn)卡，將以上2種電路的仿真波

7、形畫在實(shí)驗(yàn)卡上。三、電路功能介紹1. 74148: 83 優(yōu)先編碼器(8 to 3 priority encoder)»用途：將各種輸入信號(hào)轉(zhuǎn)換成一組二進(jìn)制代碼，使得計(jì)算機(jī)可以 識(shí)別這一信號(hào)的作用。鍵盤里就有大家天天打交道的編碼器，當(dāng)你敲擊按鍵吋, 被敲擊的按鍵被鍵盤里的編碼器編碼成計(jì)算機(jī)能夠識(shí)別的ascii碼。譯碼器與 編碼器的功能正好相反。邏輯框圖in0in1imp errin2in3ikp0tin4ikpotikpotin7ikpot:74148-h2onc1nc2neonc3ngsnyc4naonyc5na1n>c6na2n0ny7ncein:1encoder使能輸出端

8、，低有效tjtmt enable_out曽group_select_out組選輸出端，低看姒編低 碼電 輸7utpijtjlftplft> a0_out> a1 out怦匸_0二> a2.outinputsoutputsienon in 2n 3n 4n 5n 6n 7na2 al aoeo gsi1xxxxxxxx1 1 11 1i0xxxxxxxo0 0 00 10xxxxxx010 0 10 10xxxxx0110 1 00 10xxxx01110 1 10 10xxx011111 0 00 1<0x x 0111111 0 10 1使能輸入端，低有效 ：io e

9、nable jn豐邏輯功能表0x0 1 1111111001001 1 1111111101011 1 111111110邏輯表達(dá)式和邏輯圖：由你來完成。2. 74138: 38 譯碼器(3 to 8 demultiplexer)，也叫 38 解碼器»用途：用一組二進(jìn)制代碼來產(chǎn)生各種獨(dú)立的輸出信號(hào)，這種輸出信號(hào)可以用來執(zhí)行不同的工作。顯示器屮的像素點(diǎn)受到譯碼器的輸出控制。邏輯框圖：用邏輯符號(hào)(symbol)來解釋該電路輸入與輸岀信號(hào) 之間的邏輯關(guān)系，既省事又直觀。如下圖所示。17 wpcrr :1?亦.-g2ag2babcmptlt:mcc imp err u'j'j

10、w匚:yonaay1n:aby2n:acy3n:ag1y4n:ag2any5n:acg2bny6n:ay7n:a3:8 decoder74138output 細(xì)put 亦put iii 7utput b yl.ftpl.ft7ijtput 圧 yl.ftpl.ft?；ijtput -h> yo> y1> y2> y3> y4> y5> y6> ¥7解碼信號(hào)輸出端 低電平有效»邏輯功能表：用真值表來定量描述該電路的邏輯功能。這個(gè)表是設(shè)計(jì)3-8譯碼器的關(guān)鍵；74138的邏輯功能表如下：inputoutputselectenablec b ag1 gha ceby7 y6y5y4 y3 y2 y1 yoxxxx1111111111xxx0xx111111110 0 0100111111100 0 1100111111010 1 01001i1110110 1 1100111101111 0 0100111011111 0 1100110111111 1 0100101111111 1 11000i111111注：使能端g1是高電平有效;使能端g2是彳氐電平有效，