數(shù)字電路課程設計資料題目1數(shù)字電子鐘的設計任務書

1、數(shù)字電子鐘電路的設計一、設計任務用七段數(shù)碼顯示器分別顯示時、分和秒，其中計時方式采用24進制計時方式，或12進制， 有上午（a）和下午（p）指示。功能如下： 具有正常計時功能，秒、分、時進位正確。 具有手動校準功能。可分別對時和分手動校準。校時通過功能鍵和另一個校時按鈕 共同完成。第一次按功能鍵，電路處于校時狀態(tài)，每按一次校準按鈕則時計數(shù)器加 1;第二次按功能鍵，電路處于校分，每按一次校準按鈕則分計數(shù)器加1;第三次 按功能鍵，每按一次校準按鈕則秒計數(shù)器加1,第四次按功能鍵,脫離校準狀態(tài)， 電路正常計時。 具有整點報時功能,仿中央人民廣播電臺整點報時信號，從59分50秒起每隔2秒發(fā) 出一次低音“

2、嘟”信號，持續(xù)時i'可1秒，間隔時間1秒，連續(xù)5次；到達整點時（00分 00秒）發(fā)一持續(xù)1秒的高音“嘀”信號。（選做） 具有可預置的鬧吋功能（精確到吋和分），鬧鈴持續(xù)1分鐘；預置通過修改方式 鍵設計解決。（選做）二、操作說明用實驗箱上的cpld器件epm240實現(xiàn)硬件功能，整個鐘就用兩個單步脈沖開關來控制和 調節(jié)，一個作功能選擇，一個作該功能的調整輸入，時鐘脈沖用箱上hiz10ki【z方波脈沖, 頻率要根據電路來選定，6位數(shù)碼管帶有譯碼器，電路只要輸出bcd碼給他們就可以了，聲 音可用箱上的喇叭。先用quartus ii進行仿真，時、分、秒每個位的的時序仿真波形以十 進制分組表示才直觀

3、，各波形正確后就到實驗室下載、調試、驗收。三、設計的簡要提示設計的方框圖可參考圖1,虛框內的是hjepm240ti00c5實現(xiàn)，虛框外在實驗箱上有。譯碼顯示譯碼是示譯碼顯示ttt切換電路切換電路1切換電路a_t4時位分位秒位選通1hz分頻lkhz脈沖24/12進制60進制60進制電路x電路信號11p j狀態(tài)控翔 <計數(shù)弄r250hz報時比 較電路:鈴聲控 粧電路圖1鬧時設鬧時比 較電路100hz500hzrk狀態(tài)控制計數(shù)器的設計計數(shù)器的模要根據總體電路的功能數(shù)來定，如設計要求第一次按功能鍵，電 路處于校時狀態(tài)，第二次按功能鍵，電路處于校分，第三次按功能鍵，電路處于 校秒狀態(tài)，第四次按功能

4、鍵,脫離校準狀態(tài)，電路正常計時。為了加入鬧鐘功能 且不使用更多的外部資源，本設計將功能鍵改為第四次按功能鍵時，電路正常計 時，并進入鬧鐘設時模式，第五次按功能鍵時，電路處于鬧鐘設分狀態(tài)，第六次 按功能按鍵吋結束鬧鐘設置。功能鍵被按的次數(shù)可以用計數(shù)器計數(shù)，由于共有六種狀態(tài)，因此需要六進制 的計數(shù)器,同樣可以用74160實現(xiàn)。記這六種狀態(tài)分別為b。、b】、b2、b3> b（、b5, 當乩二0時，電路處于該種狀態(tài)。由于為電路正常計時的狀態(tài)，即其他狀態(tài)無 效時的狀態(tài)，所以&可用bebbbs二1表示。其真值表如下表1所示：表1功能按鍵真值表按鍵次數(shù)計數(shù)器輸出調時鐘設置鬧鐘時分秒時分d c

5、b ab1b2b3b4b5第六次000011111第一次000101111第二次001010111第三次001111011第四次010011101第五次010111110根據真值表可以得到&、bi、b2. b3、bi、b謔輯函數(shù)，即b嚴dcba,其它可以同理類推得到，所以其電路原理圖如下圖2所示:ldna8qacqb0ocentqdenprcoclrnclk74160m-oiirai counter,：ihgie.：li r "yt>5 三w “ijsdh.一；oirnm:耐m>t.ju半鮮3ovrpvr:titis.雜熱器醸需盍j用 >1p3圖2功能按鍵電

6、路原理圖時分秒電路的設計可用24/(12)、60進制電路實現(xiàn)，電路結構有同步、異步或兩者混合，同 步通盤考慮多些，異步在總體電路調試難些。異步60進制計數(shù)電路的設計。用兩片十進制的74160接成異步60進制計數(shù)器，可電子鐘的分位和秒位計 數(shù)器，如圖3所示，該電路似乎時序余量不夠大！參考“附件5設計過程的幾 點要求及說明”中的“一、4”點。圖3異步60進制計數(shù)器異步二十四進制計數(shù)器設計異步二十四進制計數(shù)器計數(shù)到23時，個位計數(shù)器并非正常置零，因此24 進制計數(shù)器要進行整體置零，即需要對十位和個位計數(shù)器的輸出進行譯碼，產生 置數(shù)信號，同時使兩塊74160集成片置零。電路原理圖如下圖4所示：m0 q

7、蠱;elw;d:odnuj q nitd 3in山nq-j<<0 (do0000 oommalnnoo工 n些一1 qi no _1山oo(j o o (d < or 0 0 0 o同時進行譯碼產生置客信號nahbiinst> si> g3：atplit i、g4辿祁i "g2> g1圖4異步24進制計數(shù)器原理圖 同步24進制計數(shù)電路的設計同步24進制計數(shù)器是用74160構成，如圖5所示。elk50dnwq z50v<omoooqo00ats4.mq=8mzsi nlh3>0 - 05言 s 二 fhifw csmzs-m - 28搭s

8、-=z二三- v -smgmlm 亠 亠 c.8586 ifhj=0 1 2886nq-j<m0 qjlnujoq. zuj2ujqomo o 蟲oo omo< ozr- j - 7 o9lp、no-j<ftt7st1tf圖5同步24進制計數(shù)器校時電路的設計校吋電路可以在接通電源或者計吋岀現(xiàn)誤差吋，對時間進行校正。在小時校 正時應不影響分和秒的正常計時，同樣在校正分或秒時，也應不影響另外兩個的 計時功能。其電路原理圖如下圖6所示：圖6校時電路原理圖當輸入引腳fbutton的信號乩為低電平時，電路輸出用于校正的單脈沖，此時 進入校正狀態(tài)，rco_in引腳分別接1hz脈沖或上一級

9、進位就可以對時、分、秒 分別進行校正了。rco_in引腳接地吋也可以用于設置鬧鐘。仿中央人民廣播電臺整點報時前面五聲低音信號分別發(fā)生在59分的50、52、54、56、58秒，即只有當分 十位的qms2qms4=u，分個位的qmg>qmgi=11,秒十位的qss2qss4=11,秒個位的qsg4=0時發(fā) 出低音報時的控制信號。高音信號發(fā)牛在00分00秒，可將時鐘的分、秒信號都 進行或非運算，得到報吋的控制信號。用控制信號控制與門的通斷以決定是否輸 出相應頻率報時脈沖。具體的電路原理圖如下圖7所示：圖7整點報時電路原理圖鬧鐘功能的設計鬧鐘功能除了要產生一個鬧鈴信號之外，還要將設置鬧鐘的數(shù)值顯

10、示在數(shù)碼 管上。產生鬧鈴信號的原理比較簡單，只要將時鐘的時和分各個位與鬧鐘的時和分各個位分別進行異或，再將異或的結果求或非。當時鐘與鬧鐘的數(shù)值完全一致 時，每個異或的結果都為0,再求或非就可以得到一個高電平控制信號。其他任 何情況下都會輸岀低電平，故無鬧鐘信號產生。原理圖如下圖8所示：來自時鐘的輸入來自鬧鐘的輸入來自時鐘的輸入 » !iinst16時*桂到與預設的鬧鐘相同時輸出高電平* » * g11tp11t |> pin_name20來自鬧鐘的輸入ipin_name!_1 khz的鬧鈴信號至喇叭 qiltpht ipin_name21圖8鬧鐘功能模塊電路原理圖當按

11、功能按鍵進入設置鬧鐘模式時，可以通過功能按鍵模塊產生高電平控制 信號，用該信號即可控制數(shù)碼管顯示時鐘還是鬧鐘，將鬧鐘與時鐘的信號分別和 控制信號和控制信號的非求與，即可實現(xiàn)在控制信號為1的時候輸岀鬧鐘信號, 在控制信號為0的時候輸出時鐘信號。原理圖如下圖9所示：時鐘信號輸入=pin_name23|5 " ， * bnand21 ；inst75j 1鬧嘶號輸入 *i pin_name25高電平時 :control控制信號ibnand2and2/ » 尹 1lleh1：|> pin_name22 鬧豐幡號鈾 £0翊$:鬧#fg號圖9鬧鐘、時鐘顯示選擇模塊電路原理

12、圖控制信號高電平情況已在上圖中做了相應說明，控制信號為低電平時剛好與此相 反，將會輸出時鐘信號?？傮w電路原理圖如下圖10所示：消除抖動方法方法1采用d觸發(fā)器的延吋消抖法，如圖11圖11 d觸發(fā)器延時消抖此消抖法雖然需要時鐘來實現(xiàn)，但是它只用到了邏輯器件，可直接在cpld的內 部實現(xiàn)按鍵消抖。此消抖法的原理和常用的軟件消抖法相同，就是當檢測到一個 脈沖信號時，延時一段時間（這里是l/250s=0.004s=4ms）,再檢測信號是否仍 然存在，如果連續(xù)三個4ms內皆檢測到高電平時，輸出端才會輸出一個高電平 信號。如果一個脈沖信號持續(xù)時間小于12ms的話，那么消抖器的輸出端是不會 產生脈沖輸出的，這也是不穩(wěn)定階段會出現(xiàn)的情況,如果連續(xù)三個4ms內皆檢測 到低電平時，原理一樣，輸出則為低電平。因此可以達到消抖的fi的。此方法能 可以消除抖動。方法2電路如圖12,此電路也可以用于消除按鈕脈沖輸入時的抖動，前級為互補雙d觸發(fā)器，輸 出級為sr觸發(fā)器。bi為按鈕開關的脈沖輸入端，bo為去抖動脈沖輸出端，bclk為基準 秒脈沖。每一個bclk正脈沖，d觸發(fā)器存入bclk ±升沿和下降沿時刻的bi狀態(tài)：bl、 bno bl和bn被門電路和sr觸發(fā)器判決。若bl與bn狀態(tài)一致，則bi狀態(tài)有效，b0 輸出bi