(完整word版)CMOS二級運算放大器設(shè)計

1、CMOS二級運算放大器設(shè)計（東南大學(xué)集成電路學(xué)院）一.運算放大器概述運算放大器是一個能將兩個輸入電壓之差放大并輸出的集成電路。運算放大器是模擬電子技術(shù)中最常見的電路，在某種程度上，可以把它看成一個類似于 BJT或FET的電子器件。它是許多模擬系統(tǒng)和混合信號系統(tǒng)中的重要組成部 分。它的主要參數(shù)包括：開環(huán)增益、單位增益帶寬、相位閾度、輸入阻抗、輸入 偏流、失調(diào)電壓、漂移、噪聲、輸入共模與差模范圍、輸出驅(qū)動能力、建立時間 與壓擺率、CMRR、PSRR以及功耗等。二.設(shè)計目標(biāo)1 .電路結(jié)構(gòu)最基本的COMS二級密勒補償運算跨導(dǎo)放大器的結(jié)構(gòu)如圖 1.1所示。主要包 括四部分：第一級輸入級放大電路、第二級放

2、大電路、偏置電路和相位補償電路。：VDD:IGND第二線貞我圖1.1兩級運放電路圖2 .電路描述電路由兩級放大器組成，M1M4構(gòu)成有源負載的差分放大器，M5提供該 放大器的工作電流。M6、M7管構(gòu)成共源放大電路，作為運放的輸出級。 M6提 供給M7的工作電流。M8M13組成的偏置電路，提供整個放大器的工作電流。 相位補償電路由M14和Cc構(gòu)成。M14工作在線性區(qū)，可等效為一個電阻，與 電容Cc 一起跨接在第二級輸入輸出之間，構(gòu)成 RC密勒補償。3 .設(shè)計指標(biāo)兩級運放的相關(guān)設(shè)計指標(biāo)如表1。電源電壓05V共模輸入電壓固定在(VDD+VSS)/2開環(huán)直流增益>80dB單位增益帶寬>30M

3、Hz相位裕度>60degree轉(zhuǎn)換速率>30 "s靜態(tài)功耗（電流）< 1mA負裁電容=3pf表1兩級運放設(shè)計指標(biāo)三.電路設(shè)計第一級的電壓增益:A =GmR =gm2(r。2 11ro4)(3.1)第二級電壓增益:A2 = -Gm2R2 = gm6(ro6 11ro7)(3.2)所以直流開環(huán)電壓增益:Ao=AA2 - -gm2gm6(ro2 11ro4)(ro6 11ro7)(3.3)單位增益帶寬:G B W= AOfd =-gm-(3.4)2 Cc偏置電流:根據(jù)系統(tǒng)失調(diào)電壓:轉(zhuǎn)換速率:(W/L)12"KPn(W/L)i2RB N(W/L)13(W/L)3

4、_ (W/L)4 _ 1 (W/L)5(W/ L)6 - (W/ L)6 - 2 (W/ L)7SR = min總，Ids7Ids5Cc Cl-1(3.5)(3.6)(3.7)相位補償:RCgm6 =(W/L)6(W/L)ii(W/L)i4 . (W/L)i3gm612g(3.8)以上公式推導(dǎo)過程簡略，具體過程可參考相關(guān)專業(yè)書籍。根據(jù)這些公式關(guān)系, 經(jīng)過手算得到一個大致的器件參數(shù)如表2。M1120/1M93.2/1M2120/1M106/1M340/1M116/1M440/1M1224/1M516/1M136/1M6160/1M1420/1M732/1Cc1.5pfM83.2/1Rb6 KC表

5、2二級運放器件參數(shù)四.HSPICE仿真根據(jù)已經(jīng)計算好的器件參數(shù)，寫成電路網(wǎng)表。.title test.lib E:h05mixddst02v231.lib ttvdd vdd 0 5vss vss 0 0.subckt opamp vn vp out vdd vssml 2 vn 1 1 mp w=120u l=1um2 3 vp 1 1 mp w=120u l=1um3 2 2 vss vss mn w=40u l=1um4 3 2 vss vss mn w=40u l=1um5 1 6 vdd vdd mp w=16u l=1um6 out 3 vss vss mn w=160u l=1u

6、m7 out 6 vdd vdd mp w=32u l=1u* bias circuitm8 6 6 vdd vdd mp w=3.2u l=1um9 7 6 vdd vdd mp w=3.2u l=1um10 6 7 8 vss mn w=6u l=1um11 7 7 9 vss mn w=6u l=1um12 8 9 10 vss mn w=24u l=1um13 9 9 vss vss mn w=6u l=1urb 10 vss 6k* millercc 4 out 1.5pcl out vss 3pm14 4 7 3 vss mn w=20u l=1u.ends x1 vn vp ou

7、t vdd vss opamp *ADMx2 vp vp out1 vdd vss opamp *ACMx3 out2 vi out2 vdd vss opamp *SRx4 vn vn out3 vdc vss opamp*pPSRRx5 vn vn out4 vdd vsc opamp*nPSRR vp vp 0 dc 2.5 ac 1vn vn 0 dc 2.5vi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns) vdc vdc 0 dc = 5 ac= 1vvsc vsc 0 ac= 1v.ac dec 10 1k 100meg.trans 1

8、n 400n.ptint ac v(vout) v(3).print trans v(out2).print ac vdb(out) vp(out).print ac vdb(outl).print ac vdb(out3).print ac vdb(out4).measure ac GBW when vdb(out)=0 .measure ac VPW when vp(out)=-120 .op .end1.直流增益、帶寬和相位裕度把ac信號全部放在一個輸入端(或正端或負端)，使用Hspice分析輸出增益和 相位裕度。差模放大測試電路如圖 4.2。對應(yīng)的網(wǎng)表是：x1 vn vp out vd

9、d vss opamp *ADM.print ac vdb(out) vp(out)將vac=1V,這樣得到的輸出電壓值就是增益值，方便觀察。仿真得到的差模增益和相位裕度如圖所示。分別掃描了100Mhz和1Ghz情況下的波形如圖4.3和4.4。圖4.3 100Mhz帶寬掃描差模增益和相位波形圖4.4 1Ghz帶寬掃描差模增益和相位波形為了得到準(zhǔn)確的直流增益值，單位增益帶寬和相位裕度值，通過以下兩條語句：.measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120觀察.lis文件，發(fā)現(xiàn)直流增益為80.4288dB,單位增益帶寬為

10、52.036Mhz,相位裕度為 65degrea.title test* ac analysis tnonF 25. 000 tenrp= 25. 000 水*freq1. 00000k1.25893k1. 58489k1.99526kvolt db out80. 423880. 342580.209280. 0058volt phaseout-10. 6762-13. 3513-16. 6355-20- 6139di- f MGA共模放大測試電路如圖4.5y獨朽 5,2036E+Q7vp后 6. 3347E+07圖4.5共模增益測試電路圖對應(yīng)的網(wǎng)表是：x2 vp vp outl vdd vs

11、s opamp *ACM .print ac vdb(outl)IOD<共模增益在0dB以下說明具有較好的共模抑制 共模抑制比如圖4.7:圖4.7共模抑制比頻譜圖 共模抑制比達到83dB。2 .電源抑制比圖4.8為電源和地到輸出增益的測試電路圖，用差模增益除以電源增益即得電源 抑制比。圖4.9為仿真得到的正、負電源抑制比，從圖中可知，低頻時正電源抑 制比為98dB,負電源抑制比為89dB。圖4.8電源增益測試電路圖曄lOfflE13I.圖4.9仿真的電源抑制比3 .壓擺率將運放接成單位增益負反饋形式，如圖4.10所示。對輸入施加正負階躍信號， 得到階躍特性如圖4.11所示，給輸出負載充電

12、時的壓擺率為30.44V/仙§放電時的 壓擺率大約為44.78 V/八對應(yīng)的網(wǎng)表：x3 out2 vi out2 vdd vss opamp *SRvi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns) .trans 1n 400n.print trans v(out2)圖4.10壓擺率測試電路圖圖4.11仿真的瞬態(tài)建立特性設(shè)計指標(biāo)實際值開環(huán)直流增益>80dB80.4288dB單位增益帶寬> 30MHz52.036Mhz相位裕度>60degree65degree轉(zhuǎn)換速率>30 V/ ps30.44 V/ p s靜態(tài)功耗（電流）< 1mA300uA負裁電容=3pf3pf31 ferp t ：n.*J! bl crO-vM.)3 0-通過比較設(shè)計指標(biāo)與實際值，滿足系統(tǒng)要求的設(shè)計要求。五.總結(jié)進行年K擬IC設(shè)計的第一步是根據(jù)要求確定需要的電路結(jié)構(gòu)，第二步是掌握 這種