計算機(jī)組成原理實驗指導(dǎo)書

1、計算機(jī)組成原理實驗指導(dǎo)書課程名稱：計算機(jī)組成原理（Principle of Computer Organization）課程類別：必修 編號：091204 學(xué)時：8H編者姓名：薛紀(jì)文 單位：計算機(jī)科學(xué)學(xué)院 職稱：副教授授課對象：本科生 專業(yè)：計算機(jī)科學(xué)與技術(shù) 年級：三年級先修課程：數(shù)字邏輯與數(shù)字系統(tǒng)、程序設(shè)計課程目的計算機(jī)組成原理是計算機(jī)科學(xué)與技術(shù)專業(yè)本科教學(xué)中的一門技術(shù)基礎(chǔ)課。通過本課程的學(xué)習(xí)，使學(xué)生掌握計算機(jī)硬件各子系統(tǒng)的組成原理及實現(xiàn)技術(shù)，建立計算機(jī)系統(tǒng)的整體概念，對設(shè)計開發(fā)計算機(jī)系統(tǒng)有重要作用。為今后學(xué)習(xí)計算機(jī)網(wǎng)絡(luò)、計算機(jī)體系結(jié)構(gòu)、分布與并行處理等課程打下基礎(chǔ)。實驗一 運算器組成的實驗

2、一、實驗?zāi)康?、掌握算術(shù)邏輯運算加、減、乘、與的工作原理。2、熟悉簡單運算的數(shù)據(jù)傳送通路。3、驗證實驗臺運算的8位加、減、與、直通功能。4、驗證實驗臺的4位乘4位功能。5、按給定數(shù)據(jù)，完成幾種指定的算術(shù)和邏輯運算。二、實驗電路圖6示出了本實驗所用的運算器數(shù)據(jù)通路圖。ALU由1片ispLSI1024構(gòu)成。四片4位的二選一輸入寄存器74HC298構(gòu)成兩個操作數(shù)寄存器DR1和DR2，保存參與運算的數(shù)據(jù)。DR1接ALU的B數(shù)據(jù)輸入端口，DR2接ALU的A數(shù)據(jù)輸入端口，ALU的輸出在ispLSI1024內(nèi)通過三態(tài)門發(fā)送到數(shù)據(jù)總線DBUS7-DBUS0上，進(jìn)位信號C保存在ispLSI1024內(nèi)的一個D寄存

3、器中。當(dāng)實驗臺下部的IR/DBUS開關(guān)拔到DBUS位置時，8個紅色發(fā)光二極管指示燈接在數(shù)據(jù)總線DBUS上，可顯示運算結(jié)果或輸入數(shù)據(jù)。另有一個指示燈C顯示運算進(jìn)位信號狀態(tài)。由ispLSI1024構(gòu)成的8位運算器的運算類型由選擇端S2，S1，S0選擇，功能如表3所示。表3 運算器運算類型選擇表選擇操作S2S1S0000A&.B001A&.A(直通)010A+B011A-B100A（低4位）×B（低4位）進(jìn)位C只在加法運算和減法運算時產(chǎn)生，與、乘、直通操作不影響進(jìn)位C的狀態(tài)，即進(jìn)位C保持不變。減法運算采用加減數(shù)的反碼再加以1實現(xiàn)。在加法運算中，C代表進(jìn)位；在減法運算中，C代

4、表借位。運算產(chǎn)生的進(jìn)位在T4的上升沿送入ispLSI1024內(nèi)的C寄存器保存。在SW-BUS#信號為0時，參與運算的數(shù)據(jù)通過一個三態(tài)門的74HC244（SW-BUS）送到DBUS總線上，進(jìn)而送至DR1或DR2操作數(shù)寄存器。輸入數(shù)據(jù)可由實驗臺上的8個二進(jìn)制數(shù)據(jù)開關(guān)SW0-SW7來設(shè)置，其中SW0是最低位SW7是最高位。開關(guān)向上時為1，開關(guān)向下時為0。圖中尾巴上帶粗短線標(biāo)記的信號都是控制信號，控制信號均為電位信號。T3，T4是脈沖信號，印制板上已連接到實驗臺的時序電路產(chǎn)生的T3，T4信號上。S2，S1，S0，ALU-BUS，LDDR2，LDDR1，M1，M2，SW-BUS#各電位控制信號用電平開關(guān)

5、K0-K15來模擬。K0-K15是一組用于模擬各控制電平信號的開關(guān)，開關(guān)向上時為1，開關(guān)向下時為0，每個開關(guān)無固定用途，可根據(jù)實驗具體情況選用。S2，S1，S0，ALU-BUS，LDDR2，LDDR1為高電平有效，SW-BUS#為低電平有效。M1時，DR1選擇D1-A1作為數(shù)據(jù)輸入端；M1=0時，DR1選擇D0-A0作為數(shù)據(jù)輸入端。當(dāng)LDDR1=0時，在T3的下降沿，選中的數(shù)據(jù)被打入DR1寄存器。M2=1時，DR2選擇D1-A1作為數(shù)據(jù)輸入端；M2=0時，DR2選擇D0-A0作為數(shù)據(jù)輸入端。當(dāng)LDDR2=0時，在T3的下降沿，選中的數(shù)據(jù)被打入DR2寄存器。數(shù)據(jù)總線DBUS有5個數(shù)據(jù)來源：運算器

6、ALU，寄存器堆RF，控制臺開關(guān)SW0-SW7，雙端口存儲器IDT7132和中斷地址寄存器IAR。在任何時刻，都不允許2個或者2個以上的數(shù)據(jù)源同時向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)，只允許1個（或者沒有）數(shù)據(jù)源向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)。在本實驗中，為了保證數(shù)據(jù)的正確設(shè)置和觀察，請令RS-BUS#=1，LRW=0，IAR-BUS#=1。為了在實驗中，每次只產(chǎn)生一組T1，T2，T3，T4脈沖，需將實驗臺上的DP、DB、DZ開關(guān)進(jìn)行正確設(shè)置。將DP開關(guān)置1，將DB，DZ開關(guān)置0，每按一次QD按鈕，則順序產(chǎn)生T1，T2，T3，T4各一個單脈沖。本實驗中采用單脈沖輸出。三、實驗設(shè)備1、TEC-4計算機(jī)組成原理

7、實驗系統(tǒng)1臺2、雙蹤示波器一臺3、直流萬用表一只4、邏輯測試筆一支四、實驗任務(wù)（1）按圖6所示，正確連接運算器模塊與實驗臺上的電平開關(guān)K0-K15。由于運算C指示燈，8位數(shù)據(jù)開關(guān)SWO-SW7，T2，T4的連線已由印制電路板連好，故接線任務(wù)僅僅是完成有關(guān)控制信號與電平開關(guān)K0-K15的連線。正確設(shè)置開關(guān)DZ，DB，DP。用數(shù)據(jù)開關(guān)SWO-SW7向DR1和DR2寄存器置數(shù)。1）置ALU-BUS=0，關(guān)閉ALU向數(shù)據(jù)總線DBUS的輸出，置SW-BUS#=0，開啟數(shù)據(jù)開關(guān)SWO-SW7向數(shù)據(jù)總線DBUS的輸出。注意，對于數(shù)據(jù)總線DBUS（或者其他任何總線），在任一時刻，只能有一個數(shù)據(jù)向它輸出。置IR

8、/DBUS開關(guān)于DBUS位置，在數(shù)據(jù)開關(guān)SWO-SW7上設(shè)置各種數(shù)據(jù)，觀察數(shù)據(jù)指示燈狀態(tài)是否與數(shù)據(jù)開關(guān)狀態(tài)一致。2）置M1=1，選擇DBUS作為DR1的數(shù)據(jù)源，置LDDR1=1，按QD按鈕，則將DBUS的數(shù)據(jù)打入DR1。置M2=1。選擇DBUS作為DR2的數(shù)據(jù)源，置LDDR2=1，按QD按鈕，則將DBUS的數(shù)據(jù)打入DR2。向DR1存入01010101，向DR2存入10101010。3）置SW-BUS#=1，關(guān)團(tuán)數(shù)據(jù)長關(guān)SWO-SW7對數(shù)據(jù)總線的DBUS的輸出；置ALU-BUS=1，開啟ALU對DBUS的輸出。選擇S2=0，S1=0，S0=1，使運算器進(jìn)行直通運算，通過DBUS指示燈驗證DR2中

9、的內(nèi)容是否為第2步設(shè)置的值。令S2=0，S1=1，S0=0，使運算器進(jìn)行加運算，通過DBUS指示燈驗證DR1中的內(nèi)容是否為第2步設(shè)置的值。在表4中填入控制信號狀態(tài)與DBUS顯示狀態(tài)。表4 DR1，DR2設(shè)置值檢查ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUS11DR1（01010101），DR2（1010101010）00111DR1（01010101），DR2（10101010）010（2）驗證運算器的算術(shù)運算和邏輯運算功能。1）令DR1=01100011B，DR2=10110100B，正確選擇S2，S1，S0，依次進(jìn)行加、減、與、直通、乘實驗，記下實驗結(jié)果（數(shù)據(jù)和進(jìn)位）并對

10、結(jié)果進(jìn)行分析。、ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUS11DR1（），DR2（）010110111100011001111002）令DR1=10110100B，DR2=01100011B，正確選擇S2，S1，S0，依次進(jìn)行加、減、與、直通、乘實驗，記下實驗結(jié)果（數(shù)據(jù)和進(jìn)位）并對結(jié)果進(jìn)行分析。ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUS11DR1（），DR2（）010110111100011001111003）令DR1=01100011B，DR2=01100011B，正確選擇S2，S1，S0，依次進(jìn)行加、減、與、直通、乘實驗，記下實驗結(jié)果（數(shù)據(jù)和進(jìn)位）并

11、對結(jié)果進(jìn)行分析。ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUS11DR1（），DR2（）010110111100011001111004）令DR1=01001100，DR2=10110011，正確選擇S2，S1，S0，依次進(jìn)行加、減、與、直通、乘實驗，記下實驗結(jié)果（數(shù)據(jù)和進(jìn)位）并對結(jié)果進(jìn)行分析。ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUS11DR1（），DR2（）010110111100011001111005）令DR1=11111111，DR2=11111111，正確選擇S2，S1，S0，依次進(jìn)行加、減、與、直通、乘實驗，記下實驗結(jié)果（數(shù)據(jù)和進(jìn)位）并對結(jié)果進(jìn)

12、行分析。ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUS11DR1（），DR2（）01011011110001100111100（3）M1，M2控制信號的作用是什么？改變M1，M2的高低電平，重復(fù)第（2）步，觀察出現(xiàn)什么問題？五、實驗要求1、做好實驗預(yù)習(xí)，掌握運算器的數(shù)據(jù)傳送通路和ALU的功能特性，并熟悉本實驗中所用的控制臺開關(guān)的作用和使用方法。2、寫出實驗報告，內(nèi)容是：實驗?zāi)康?；畫出?并且填上實驗值。列表比較實驗任務(wù)（2）的理論分析值與實驗結(jié)果值；并對結(jié)果進(jìn)行分析。實驗任務(wù)（3），出現(xiàn)何種現(xiàn)象？為什么實驗二 雙端口存儲器原理實驗一、實驗?zāi)康?、了解雙端口靜態(tài)隨機(jī)存儲器IDT7

13、132的工作特性及使用方法2、了解半導(dǎo)體存儲器怎樣存儲和讀出數(shù)據(jù)。3、了解雙端口存儲器怎樣并行讀寫，產(chǎn)生沖突的情況如何。二、實驗電路圖7示出了雙端口存儲器的實驗電路圖。這里使用了一片IDT7132（U36）（2048×8位），兩個端口的地址輸入A8A10引腳接地，因此實際使用存儲容量為256字節(jié)。左端口的數(shù)據(jù)部分連接數(shù)據(jù)總線DBUS7-DBUS0，右端口的數(shù)據(jù)部分連接指令總線INS7-INS0。一片GAL22V10（U37）作為左端口的地址寄存器（AR1），內(nèi)部具有地址遞增的功能。兩片4位的74HC298（U28，U27）作為右端口的地址寄存器（AR2H，AR2L），帶有選擇輸入地址

14、源的功能。使用兩組發(fā)光二極管指示燈顯示地址和數(shù)據(jù)：通過開關(guān)IR/DBUS切換顯示數(shù)據(jù)總線DBUS和指令寄存器IR的數(shù)據(jù)，通過開關(guān)AR1/AR2切換顯示左右兩個端口的存儲地址。寫入數(shù)據(jù)由實驗臺操作板上的二進(jìn)制開關(guān)SW0-SW7設(shè)置，并經(jīng)過SW-BUS三態(tài)門74HC244（U38）發(fā)送到數(shù)據(jù)總線DBUS上。指令總線INS上的指令代碼輸出到指令寄存器IR（U20），這是一片74HC374。存儲器IDT7132有6個控制引腳：CEL#，LRW，OEL#，CER#，RRW,OER#。CEL#，LRS，OEL#控制左端口讀、寫操作，CER#，RRW，OER#控制右端口讀、寫操作。CEL#為左端口選擇引腳，

15、低有效。當(dāng)CER#=1時，禁止左端口讀、寫操作；當(dāng)CER#=0時，允許左端口讀、寫操作。當(dāng)LRW為高時，左端口進(jìn)行讀操作；當(dāng)LRW為低時，左端口進(jìn)行寫操作。當(dāng)OER#為低時，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上；當(dāng)OER#為高時，禁止左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER#，RRW，OER#控制右端口讀、寫操作的方式與CEL#，LRW，OER#控制左端口讀、寫操作的方式類似，不過右端口讀出的數(shù)據(jù)放到指令總線上而不是數(shù)據(jù)總線上。實驗臺上的OEL#由LRW經(jīng)反相產(chǎn)生。當(dāng)CEL#=0且LRW=1時，左端口進(jìn)行讀操作，同時將讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。當(dāng)CER#=0且LRW=0時，在

16、T3的上升沿開始進(jìn)行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫入存儲器。實驗臺上已連接T3到時序發(fā)生器的T3輸出。實驗臺上的OER#已固定接地，RRW固定接高電平，CER#由CER反相產(chǎn)生，因此當(dāng)CER=1且LDIR=1時，右端口讀出的指令在T4的上升沿打入IR寄存器。存儲器的地址由地址寄存器AR1，AR2提供，而AR1和AR2的內(nèi)容根據(jù)數(shù)碼開關(guān)SW0-SW7設(shè)置產(chǎn)生，并經(jīng)三態(tài)門SW-BUS發(fā)送到數(shù)據(jù)總線時被AR1或AR2接收，三態(tài)門的控制信號SW-BUS#是低電平有效。數(shù)據(jù)總線DBUS有5個數(shù)據(jù)來源：運算器ALU，寄存器堆RF，控制臺開關(guān)SW0-SW7，雙端口存儲器IDT7132和中斷地址寄存器IAR。在

17、任何時刻，都不允許兩個或者兩個以上的數(shù)據(jù)源同時向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)，只允許一個（或者沒有）數(shù)據(jù)源向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)。在本實驗中，為了保證數(shù)據(jù)的正確設(shè)置和觀察，請令RS-BUS#=1，ALU-BUS=0，IAR-BUS#=1。AR1的控制信號是LDAR1和AR1-INC。當(dāng)LDAR1=1時，AR1從DBUS接收地址；當(dāng)AR1-INC=1時，使AR1中的存儲器地址增加1；在T4的上升沿，產(chǎn)生新的地址；LDAR1和AR1-INC=1兩者不可同時為1。AR2的控制信號是LDAR2和M3。當(dāng)M3=1時，AR2從數(shù)據(jù)總線DBUS接收數(shù)據(jù)；當(dāng)M3#=0時，AR2以PC總線PC0-PC7作為數(shù)據(jù)

18、來源。當(dāng)LDAR2=1時，在T2的下降沿，將新的PC值打入AR2。三、實驗設(shè)備1、TEC-4計算機(jī)組成的原理實驗系統(tǒng)1臺2、雙蹤示波器一臺3、直流萬用表一只4、邏輯測試筆一支四、實驗任務(wù)（1）按圖7所示，將有關(guān)控制信號和和二進(jìn)制開關(guān)對應(yīng)接好，仔細(xì)復(fù)查一遍，然后接通電源。（2）將數(shù)碼開關(guān)SW0-SW7（SW0是最低位）設(shè)置為00H，將此數(shù)據(jù)作為地址置入AR1；然后重新設(shè)置二進(jìn)制開關(guān)控制，將數(shù)碼開關(guān)SW0-SW7上的數(shù)據(jù)00H寫入RAM第0號單元。依此方法，在存儲器10H單元寫入數(shù)據(jù)10H，20H單元寫入20H，30H單元寫入30H，40H單元寫入40H，共存入5個數(shù)據(jù)。使用雙端口存儲器的左端口，

19、依次讀出存儲器第00H，10H，20H，30H，40H單元中的內(nèi)容，觀察上述各單元中的內(nèi)容是否與該單元的地址號相同。請記錄數(shù)據(jù)。注意：總線上的禁止兩以個部件同時向總線輸出數(shù)據(jù)，當(dāng)存儲器進(jìn)行讀出操作時，必須關(guān)閉SW-BUS三態(tài)門！而當(dāng)向AR1送入地址時，雙端口存儲器不能被選中。（3）通過雙端口存儲器右端口（指令端口），依次把存儲器第00H，10H，20H，30H，40H單元中的內(nèi)容置入指令寄存器IR，觀察結(jié)果是否與（2）相同，并記錄數(shù)據(jù)。（4）雙端口存儲的并行讀寫和訪問沖突測試置CEL#=0且CER=1，使存儲器左、右端口同時被選中，當(dāng)AR1和AR2的地址不相同時，沒有訪問沖突；地址相同時，由于

20、都是讀出操作，也不沖突。如果左、右端口地址相同且一個進(jìn)行讀操作，另一個進(jìn)行寫操作，則發(fā)生沖突。要檢測沖突?？梢杂檬静ㄆ鳒y試BUSYL和BUSYR插孔（分別是兩個端口的”忙”信號輸出）.BUSY為0時，不一定發(fā)生沖突；但發(fā)生沖突時，BUSY一定為0。五、實驗要求1、做好實驗預(yù)習(xí)，掌握IDT7132雙端口存儲器的功能特性和使用方法。2、寫出實驗報告，內(nèi)容是：實驗?zāi)康模粚嶒炄蝿?wù)（2）的數(shù)據(jù)記錄表格；實驗任務(wù)（3）的數(shù)據(jù)記錄表格；實驗任務(wù)（4）的測試結(jié)果；值得討論的其他問題。實驗三 數(shù)據(jù)通路組成實驗一、實驗?zāi)康?、將雙端口通用寄存器堆和雙端口存儲器模塊聯(lián)機(jī)2、進(jìn)一步熟悉計算機(jī)的數(shù)據(jù)通路；3、掌握數(shù)字邏

21、輯電路中故障的一般規(guī)律，以及排除故障的一般原則和方法；4、鍛煉分析問題與解決問題的能力，在出現(xiàn)故障的情況下，獨立分析故障現(xiàn)象，并排除故障。二、實驗電路圖8示出了數(shù)據(jù)通路實驗電路圖，它是將雙端口存儲器實驗?zāi)K和一個雙端口通用寄存器堆模塊（RF）連接在一起形成的，雙端口存儲器的指令端口不參與本次實驗。通用寄存器堆連接運算器模塊，本實驗涉及其中的操作數(shù)寄存器DR2。由于雙端口存儲器RAM是三態(tài)輸出，因而可以將它直接連到數(shù)據(jù)總線DBUS上。此外，DBUS上還連接著雙端口通用寄存器堆。這樣，寫入存儲器的數(shù)據(jù)可以由通用寄存器提供，而從存儲器RAM讀出的數(shù)據(jù)也可送到寄存器堆保存。雙端口存儲器RAM已在實驗二

22、做過介紹，DR2在實驗一的實驗中使用過。通用寄存器堆RF（U32）由一個ISP1016實現(xiàn)，功能上與兩個4位的MC14580并聯(lián)構(gòu)成的寄存器堆類似。RF內(nèi)含四個8位的通用寄存器R0，R1，R2，R3，帶有一個寫入端口和兩個輸出端口，從而可以同時寫入一路數(shù)據(jù)，讀出兩路數(shù)據(jù)。寫入端口取名為WR端口,連接一個8位的暫存寄存器(U14)ER,這是一個74HC374.輸出端口取名為RS端口（B端口）、RD端口（A端口），連接運算器模塊的兩個操作數(shù)寄存器DR1，DR2。RS端口（B端口）的數(shù)據(jù)輸出還可通過一個8位三態(tài)門RSO(U15)直接向DBUS輸出。雙端口通用寄存器堆模塊的控制信號中，RS1，RS0用

23、于選擇從RS端口（B端口）讀出的通用寄存器，RD1，RD0用于選擇從RD端口（A端口）讀出的通用寄存器。而WR1，WR0則用于選擇從WR端口寫入的通用寄存器。WRD是寫入控制信號，當(dāng)WRD=1時，在T2上升沿的時刻，將暫存寄存器ER中的數(shù)據(jù)寫入通用寄存器堆中由RD1，RD0選中的寄存器；當(dāng)WRD=0時，ER中的數(shù)據(jù)不寫入通用寄存器中。LDER信號控制ER從DBUS寫入數(shù)據(jù)，當(dāng)LDER=1時，在T4的上升沿，DBUS上的數(shù)據(jù)寫入ER。RS-BUS#信號則控制RS端口到DBUS的輸出三態(tài)門，是一個低電平有效信號。以上控制信號各自連接一個二進(jìn)制開關(guān)K0-K15。三、實驗設(shè)備1、TEC-4計算機(jī)組成的原理實驗儀一臺2、雙蹤示波器一臺3、直流萬用表一只4、邏輯測試筆一支五、實驗任務(wù)（1）將實驗電路與控制臺的有關(guān)信號進(jìn)行線路連接，方法同前面的實驗。（2）用8位數(shù)據(jù)開關(guān)向RF中的四個通用寄存器分別