微型計算機(jī)技術(shù)復(fù)習(xí)提綱及重點(diǎn)

1、1.計算機(jī)系統(tǒng)由計算機(jī)硬件系統(tǒng)和計算機(jī)軟件系統(tǒng)組成。計算機(jī)軟件系統(tǒng)：系統(tǒng)軟件（標(biāo)準(zhǔn)程序庫+語言處理程序+操作系統(tǒng)+數(shù)據(jù)庫管理系統(tǒng)+系統(tǒng)服務(wù)程序等）+應(yīng)用軟件計算機(jī)硬件系統(tǒng)=主機(jī)（CPU+主存）+外設(shè)（I/O設(shè)備）CPU從五大部件而言由運(yùn)算器和控制器組成，其核心部件是算術(shù)邏輯運(yùn)算單元ALU和控制單元CU,其構(gòu)成還有寄存器組和累加器。當(dāng)前微機(jī)CPU的制造工藝有180nm->130nm->90nm->65nm->45nm->32nm->22nm(最新).當(dāng)前微型機(jī)的CPU的字長從：8位->16位->32位->64位（主流）.計算機(jī)芯片行業(yè)的摩爾定

2、律：集成電路芯片上所集成的電路的數(shù)目，每隔18個月就翻一番；（引申：微處理器的性能每隔18個月提高一倍，而價格下降一半。用一個美元所能買到的電腦性能，每隔18個月翻兩番。）微型機(jī)的主要特點(diǎn)是:體積小重量輕、價格低廉、可靠性高結(jié)構(gòu)靈活、應(yīng)用面廣.微型機(jī)的性能指標(biāo):CPU位數(shù),CPU主頻,內(nèi)存容量和速度,硬盤容量等.衡量CPU性能指標(biāo):CPU位數(shù),CPU主頻,CPU物理核心數(shù),制造工藝,緩存速度級數(shù)容量2.用戶用高級語言編寫的源程序需要經(jīng)過翻譯程序?qū)⑵浞g為機(jī)器語言程序。翻譯程序有兩種：編譯程序+解釋程序。機(jī)器語言程序由該機(jī)器的指令系統(tǒng)中的指令序列組成?？梢灾苯颖粰C(jī)器硬件所識別和執(zhí)行。3.現(xiàn)在的計

3、算機(jī)主要是以運(yùn)算器為中心的諾依曼機(jī)，其原理為馮.諾依曼原理.計算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同等地位存放在存儲器中，可按地址訪問；指令和數(shù)據(jù)均采用二進(jìn)制；指令由操作碼和地址碼組成，操作碼表示操作的性質(zhì)，地址碼表示操作數(shù)在存儲器中的位置；指令在存儲器按順序存放。機(jī)器以運(yùn)算器為中心，輸入設(shè)備輸出設(shè)備與存儲器間的數(shù)據(jù)傳送通過運(yùn)算器完成。4.計算機(jī)系統(tǒng)的五大部件之間的互聯(lián)方式有兩種,一種是各部件之間使用單獨(dú)連線的分散連接方式;一種是將各部件連到一組公共信息傳輸線上,即總線連接.總線:一組能為多個部件共享的公共信息傳送線路,可以分時地接收與發(fā)送各部件的信息.總

4、線分類按照數(shù)據(jù)傳送方式:并行傳輸總線+串行傳輸總線按照連接部件不同:片內(nèi)總線+系統(tǒng)總線+通信總線系統(tǒng)總線:CPU、主存、I/O設(shè)備（通過I/O接口）各大部件之間的信息傳輸線。根據(jù)傳輸信息的不同，系統(tǒng)總線可分為：數(shù)據(jù)總線+地址總線+控制總線?？偩€性能指標(biāo)：總線寬度（數(shù)據(jù)總線的根數(shù)，如8根、16根、32根、64根，或用位表示，如8位、16位、32位、64位）總線帶寬（總線數(shù)據(jù)傳輸速率，即單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)B/s來衡量，或者更大的單位MB/s,GB/s）總線帶寬計算公式：總線寬度×一個時鐘周期內(nèi)交換的數(shù)據(jù)位數(shù)×總線頻率這里的總線頻率以等效頻

5、率來計算。總線結(jié)構(gòu)通?？煞譃閱慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu)，多總線結(jié)構(gòu)的劃分主要是以I/O設(shè)備的速度來多次劃分，將低速的I/O設(shè)備分割隔離。每種總線都有自己的總線規(guī)范，規(guī)定了總線的機(jī)械結(jié)構(gòu)尺寸和功能定義等多方面?？偩€設(shè)計是計算機(jī)系統(tǒng)中一個復(fù)雜而且變換迅速的方面，不同的廠商提出了不同的總線體系結(jié)構(gòu)，作為產(chǎn)品差異化的一種方法。總線周期：完成一次總線操作的時間。通?？梢苑譃橐韵?個階段：申請分配階段，尋址階段，傳數(shù)階段，結(jié)束階段?？偩€傳輸周期：連接在總線上的兩個部件完成一次完整且可靠的信息傳輸時間，包含4個時鐘周期T1、T2、T3、T4。同步通信由統(tǒng)一時鐘標(biāo)準(zhǔn)控制數(shù)據(jù)傳送。優(yōu)點(diǎn)是規(guī)定明確、統(tǒng)一，模塊間的配合

6、簡單一致。異步通信允許各模塊速度不一致，沒有公共的時鐘標(biāo)準(zhǔn)，采用應(yīng)答方式來完成數(shù)據(jù)傳送雙方的通信。5.存儲器的三個基本要求：容量，速度，成本（每位價格）內(nèi)存的選取需要考慮以下因素：易失性，只讀性，存儲容量，速度，功耗等。存儲器按照存取方式可以分為：隨機(jī)（訪問）存儲器，只讀存儲器，順序存取存儲器，直接存取存儲器。隨機(jī)訪問：可按地址隨機(jī)地訪問任一存儲單元；CPU可按字節(jié)或字存取數(shù)據(jù)，進(jìn)行處理；訪問各個存儲單元所需的時間相同，與地址無關(guān)。計算機(jī)系統(tǒng)中的主存（內(nèi)存）主要采用隨機(jī)存儲器（RAM，Random Access Memory)，RAM存儲器斷電后其中存儲的信息會丟失。根據(jù)存儲原理不同，可分為靜

7、態(tài)RAM和動態(tài)RAM。計算機(jī)系統(tǒng)中的固定不變的程序，如漢字字庫等，通常用只讀存儲器（ROM，Read Only Memory）來存放。斷電后其中的信息不丟失。ROM也可隨機(jī)訪問。ROM根據(jù)其中信息的設(shè)置方法可以分為以下幾類：掩膜式ROM，可編程ROM（PROM），可擦除可編程ROM（EPROM），可電擦除可編程ROM（EEPROM，E2PROM）計算機(jī)系統(tǒng)中兼顧容量、速度和成本，通常采用三級存儲系統(tǒng)。即高速緩存（Cache)-主存（主要存儲器，內(nèi)存）-輔存（輔助存儲器）。高速緩存（Cache)-主存層次主要解決CPU和主存速度不匹配的問題。主存-輔存層次主要解決存儲系統(tǒng)的容量問題。高速緩存的引

8、入主要是基于局部性原理,分支預(yù)測技術(shù)也依賴于局部性原理。（有的書也稱為區(qū)域性原理）局部性原理： CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中。包括兩種不同類型的局部性。時間局部性（Temporal Locality）：如果一個信息項正在被訪問，那么在近期它很可能還會被再次訪問。程序循環(huán)、堆棧等是產(chǎn)生時間局部性的原因?？臻g局部性（Spatial Locality）：在最近的將來將用到的信息很可能與現(xiàn)在正在使用的信息在空間地址上是臨近的。指令的順序執(zhí)行、數(shù)組的連續(xù)存放等是產(chǎn)生空間局部性的原因。靜態(tài)RAM（SRAM）依靠雙穩(wěn)態(tài)觸發(fā)器來存儲信息，無須

9、刷新。動態(tài)RAM的（DRAM）刷新：由于動態(tài)RAM主要是利用MOS電容上面存儲電荷來表示信息，但是電路的存在會導(dǎo)致電荷的泄露，對于存儲器的訪問通常是隨機(jī)的，這就可能使得某些存儲單元長時間不被訪問，可能會存在信息的丟失。因此通常在規(guī)定時間內(nèi)需要把所有存儲單元中數(shù)據(jù)重新寫一遍，使之保持原由數(shù)據(jù)不變。這個過程就是刷新。刷新方式有：集中刷新+分散刷新+異步刷新。存儲器容量：能存放二進(jìn)制位的總數(shù)，常用字節(jié)總數(shù)來表示。存儲器芯片的容量可以由地址線和數(shù)據(jù)線的位數(shù)共同反映。若某存儲芯片地址線為m根，數(shù)據(jù)線為n根，則其表示容量為：2的m次冪×n位.存儲容量的擴(kuò)展：位擴(kuò)展（增加存儲字長）、字?jǐn)U展（增加存

10、儲器字的數(shù)量）、字位擴(kuò)展（增加存儲字的數(shù)量和字長）設(shè)用x×y的存儲芯片擴(kuò)展為m×n位的存儲器，則需要的片數(shù)為：m/x×n/y片存儲器的設(shè)計、與CPU連接過程中片選信號的產(chǎn)生方法：線選法，存在地址不連續(xù)和地址重疊。全譯碼法，部分譯碼法會產(chǎn)生地址重疊，混合譯碼法也會產(chǎn)生地址不連續(xù)和重疊問題?，F(xiàn)在計算機(jī)的近年主要規(guī)格是DDR、DDR2、DDR3和Rambus內(nèi)存，都是屬于SDRAM內(nèi)存。RAMBUS內(nèi)存當(dāng)時是一種高性能、芯片對芯片接口技術(shù)的存儲產(chǎn)品，可提供600、800和1066MHz三種速度，主要有64M，128M，256M，512M四種規(guī)格。當(dāng)時相對于SDRAM而言

11、速度很快，使得的處理器可以發(fā)揮出最佳的功能，已于2003年左右徹底退出市場。DDR 266/333/400/533 256MB/512MB/1GBDDR2 333/400/533/667/800/1066/1200 256MB/512MB/1GB/2GB/4GBDDR3 1333/1600/1800/1866/2000/2133/2200/2400 512MB/1GB/2GB/4GB/8GB衡量內(nèi)存的技術(shù)性能指標(biāo)有存儲器延遲時間、存儲器讀周期、存儲器寫周期、存儲器訪問時間、數(shù)據(jù)寬度、數(shù)據(jù)傳輸速率（帶寬）、核心工作頻率、有效工作頻率等。內(nèi)存帶寬計算公式：帶寬=內(nèi)存核心頻率×內(nèi)存總線位數(shù)

12、×倍增系數(shù)。DDR采用時鐘脈沖上升、下降沿各傳一次數(shù)據(jù)，1個時鐘信號可以傳輸2倍于SDRAM的數(shù)據(jù)，所以又稱為雙倍速率(Double Data Rate，DDR)SDRAM。它的倍增系數(shù)就是2。DDR2仍然采用時鐘脈沖上升、下降支各傳一次數(shù)據(jù)的技術(shù)（不是傳2次），但是一次預(yù)讀4bit數(shù)據(jù)，是DDR一次預(yù)讀2bit的2倍，因此，它的倍增系數(shù)是2X2=4。DDR3作為DDR2的升級版，最重要的改變是一次預(yù)讀8bit，是DDR2的2倍，DDR的4倍，所以，它的倍增系數(shù)是2X2X2=8。需要補(bǔ)充的一點(diǎn)是，內(nèi)存有三種不同的頻率指標(biāo)，它們分別是核心頻率、時鐘頻率和有效數(shù)據(jù)傳輸頻率。核心頻率即為內(nèi)

13、存Cell陣列(Memory Cell Array)的工作頻率，它是內(nèi)存的真實運(yùn)行頻率；時鐘頻率即I/O Buffer（輸入/輸出緩存）的傳輸頻率；而有效數(shù)據(jù)傳輸頻率則是指數(shù)據(jù)傳送的頻率。DDR3內(nèi)存一次從存儲單元預(yù)取8Bit的數(shù)據(jù)，在I/OBuffer（輸入/輸出緩存）上升和下降中同時傳輸，因此有效的數(shù)據(jù)傳輸頻率達(dá)到了存儲單元核心頻率的8倍。同時DDR3內(nèi)存的時鐘頻率提高到了存儲單元核心的4倍。也就是說DDR3-800內(nèi)存的核心頻率只有100MHz，其I/O頻率為400MHz，有效數(shù)據(jù)傳輸頻率則為800MHz。從SDRAM-DDR時代，數(shù)據(jù)總線位寬時鐘沒有改變，都為64bit，但是采用雙通道

14、技術(shù)，可以獲得64X2=128bit的位寬。下面計算一下一條標(biāo)稱DDR3 1066的內(nèi)存條在默認(rèn)頻率下的帶寬：1066是指有效數(shù)據(jù)傳輸頻率，除以8才是核心頻率。一條內(nèi)存只用采用單通道模式，位寬為64bit。所以內(nèi)存帶寬=(1066/8)×64×8=68224Mbit。如果內(nèi)存工作在標(biāo)稱頻率的時候，可以直接用簡化公式：帶寬=標(biāo)稱頻率×位寬。再根據(jù)8bit（位）=1Byte（字節(jié)），得68224/8=8528MByte=8.328125GB。再以兩條標(biāo)稱1066超頻到1200的DDR3內(nèi)存，組成雙通道后的帶寬：超頻到1200后，內(nèi)存核心頻率應(yīng)為1200/8=150MH

15、z，而雙通道的位寬=128bit：帶寬=150×128×8=153600Mbit=18.75GB所謂雙通道技術(shù)（雙通道內(nèi)存技術(shù)）并非是內(nèi)部存儲器技術(shù)，而是一種內(nèi)存控制和管理技術(shù)，它依賴于芯片組的內(nèi)存控制器發(fā)生作用，在理論上能夠使兩條同等規(guī)格內(nèi)存所提供的帶寬增長一倍。6.存儲器的校驗：奇偶校驗+ 海明校驗（了解）+循環(huán)冗余校驗（CRC）（了解）奇校驗：通常，校驗位在最高位。校驗位和數(shù)據(jù)位中1的個數(shù)為奇數(shù)個。偶校驗：通常，校驗位在最高位。校驗位和數(shù)據(jù)位中1的個數(shù)為偶數(shù)個。7.輔助存儲器：容量大，速度慢，價格低，可脫機(jī)保存信息。目前廣泛應(yīng)用的有硬磁盤、軟磁盤、磁帶、光盤等。磁盤各

16、磁道上記錄的信息容量相同，但密度不同?，F(xiàn)代硬盤通常采用溫徹斯特技術(shù):采用密封的防塵結(jié)構(gòu),減少浮動高度和有效記錄磁盤寬度;采用體積小、重量輕、負(fù)荷小的磁頭和表面潤滑磁盤;采用薄的高性能磁盤媒體提高讀寫性能。磁盤常見參數(shù)：容量、接口、平均尋道時間、數(shù)據(jù)傳輸率、尺寸、盤片數(shù)量、磁頭數(shù)、轉(zhuǎn)速、記錄密度等。光存儲技術(shù)是一種通過光學(xué)的方法讀寫數(shù)據(jù)的一門存儲技術(shù)。其基本物理原理是改變一個存儲單元的某種性質(zhì)，使其性質(zhì)的變化反映被存儲的數(shù)據(jù)。識別這種存儲單元性質(zhì)的變化，就可以讀出存儲的數(shù)據(jù)。光盤存儲器由光盤驅(qū)動器（光驅(qū)）和光盤盤片組成。光盤存儲器有只讀、一次寫入、可讀可寫，對應(yīng)驅(qū)動器也如此。另外光盤存儲器有多種

17、標(biāo)準(zhǔn)，如CD、VCD、DVD等。衡量光盤存儲器的性能參數(shù)有存儲容量、讀寫速度等。8.接口：由兩側(cè)特性所定義的共享邊界。接口可以在物理級、在軟件級或作為純邏輯運(yùn)算來描述。在計算機(jī)系統(tǒng)中，各種輸入/輸出設(shè)備通常不直接連接到CPU，而是通過專門的電路連接，即I/O接口。接口的引入是為了避免系統(tǒng)設(shè)計過于復(fù)雜和開放性,多種多樣的外部設(shè)備其工作原理等等也不相同,數(shù)據(jù)格式等也不同.I/O接口是一個硬件電路(以IC芯片或接口板形式出現(xiàn) ),其內(nèi)有若干專用寄存器和相應(yīng)的控制邏輯電路構(gòu)成.它是CPU和I/O設(shè)備之間交換信息的媒介和橋梁.I/O設(shè)備與CPU之間的信息交換的三種控制方式：程序查詢、程序中斷、DMA（直

18、接存儲器訪問）I/O設(shè)備的地址有兩種編址方式：統(tǒng)一編址和不統(tǒng)一編址。統(tǒng)一編址是將I/O設(shè)備的地址看做是存儲器地址的一部分，和存儲訪問的指令相同。不統(tǒng)一編址是指I/O地址空間獨(dú)立，需要專門的訪問指令來實現(xiàn)訪問。在8086中,I/O接口的編址是采用不統(tǒng)一編址.在匯編語言程序設(shè)計中我們知道:訪問I/O接口時是使用專門的指令:IN 和 OUT.在中斷方式中，優(yōu)先級高的中斷源發(fā)出的中斷請求可以打斷優(yōu)先級低的中斷源的中斷服務(wù)程序，從而形成中斷的嵌套。而在DMA方式中，不管優(yōu)先級多高也不能打斷優(yōu)先級別低的DMA操作。常見的I/O設(shè)備有：鍵盤、鼠標(biāo)、顯示器、打印機(jī)、麥克風(fēng)、音箱、輔助存儲器等。9. 系統(tǒng)復(fù)位時

19、CPU將CS初始化為0FFFFH,IP初始化為0000H,系統(tǒng)將從FFFF0H處開始執(zhí)行.8086的中斷可分為硬件中斷和軟件中斷.硬件中斷包括非屏蔽中斷(不可屏蔽中斷)+可屏蔽中斷.非屏蔽中斷請求從NMI端引入,不受中斷標(biāo)志位IF位的影響,不管CPU當(dāng)前正在做什么都會立刻響應(yīng)并轉(zhuǎn)入中斷服務(wù)程序進(jìn)行處理.(優(yōu)先級別非常高,通常用來處理系統(tǒng)的重大故障,其他情況應(yīng)盡量避免)可屏蔽中斷請求從INTR端引入,中斷標(biāo)志允許IF=1時,CPU在執(zhí)行完當(dāng)前指令后會響應(yīng)中斷請求.對于可屏蔽中斷而言,優(yōu)先級別高的中斷請求可以打斷優(yōu)先級別的中斷服務(wù)程序,轉(zhuǎn)而響應(yīng)優(yōu)先級別高的中斷請求的中斷服務(wù)程序,從而形成中斷嵌套,

20、甚至多重嵌套.在轉(zhuǎn)入中斷服務(wù)程序之前,會先保存現(xiàn)場(斷點(diǎn)),通常需要將代碼寄存器CS和指令指針I(yè)P值壓入堆棧.另外還會保存一些寄存器的值.堆棧是內(nèi)存的一個具有特殊作用的存儲區(qū)域,其訪問規(guī)則是"先進(jìn)后出,后進(jìn)先出","First In Last Out","Last In First Out".中斷向量即為中斷處理(服務(wù))程序的入口地址,通?？梢愿鶕?jù)中斷類型號查詢中斷向量表得到.中斷服務(wù)程序執(zhí)行完畢后,程序會返回斷點(diǎn).此時現(xiàn)場的恢復(fù)主要依靠堆棧中的信息.返回的一系列動作具有由中斷返回指令來執(zhí)行.在8086系統(tǒng)中,中斷源的判斷,多個中斷源

21、的優(yōu)先級判定和仲裁,中斷服務(wù)程序入口地址的自動獲取等功能都可以由專用硬件-可編程中斷控制器8259A來實現(xiàn).10.指令系統(tǒng)：該計算機(jī)系統(tǒng)中能執(zhí)行的全部機(jī)器指令的集合。指令：CPU完成規(guī)定操作的命令，一條指令通常由操作碼和地址碼組成。指令流水線：指令流水線技術(shù)是一種將每條指令分解為多步，并讓各步操作重疊，從而實現(xiàn)幾條指令并行處理的技術(shù)。程序中的指令仍是一條條順序執(zhí)行，但可以預(yù)先取若干條指令，并在當(dāng)前指令尚未執(zhí)行完時，提前啟動后續(xù)指令的另一些操作步驟。80x86系列微CPU支持的指令集為80x86指令集.而Intel Pentium 系列CPU從Pentium MMX起支持的指令集除了80x86指

22、令集,還有用于多媒體處理方面的MMX指令集.到達(dá)Pentium II時引入了SSE指令集,隨著CPU不斷發(fā)展后來又出現(xiàn)了SSE2,SSE3,SSE4等指令集.而AMD CPU早期支持80x86指令集,后來推出了3DNOW!指令集.后來也支持SSE,SSE2,SSE3,SSE4.在CPU的發(fā)展過程中，CPU的功能越來越強(qiáng)大，功能的實現(xiàn)需要指令的支撐，這就導(dǎo)致了CPU指令集中指令越來越多越來越復(fù)雜.并且為了保證軟件的兼容性,新的CPU的指令集必須包含之前的老的指令集,指令集本身也變得更復(fù)雜。這就形成了復(fù)雜指令系統(tǒng)計算機(jī)系統(tǒng)，亦即CISC。而紐約約克鎮(zhèn)IBM研究中心的John Cocke證明，計算機(jī)

23、中約20%的指令承擔(dān)了80%的工作，并于1974年提出了RISC的概念。RISC：RISC是一種計算機(jī)體系結(jié)構(gòu)的設(shè)計思想，減少指令平均執(zhí)行周期數(shù)是RISC思想的精華 。RISC處理器所設(shè)計的指令系統(tǒng)應(yīng)使流水線處理能高效率執(zhí)行，并使優(yōu)化編譯器能生成優(yōu)化代碼。 1.RISC為使流水線高效率執(zhí)行，應(yīng)具有下述特征:(1)簡單而統(tǒng)一格式的指令譯碼;(2)大部分指令可以單周期執(zhí)行完成;(3)只有LOAD和STORE指令可以訪問存儲器;(4)簡單的尋址方式;(5)采用延遲轉(zhuǎn)移技術(shù);(6)采用LOAD延遲技術(shù)。2.RISC為使優(yōu)化編譯器便于生成優(yōu)化代碼，應(yīng)具有下述特征：(1)三地址指令格式(2)較多的寄存器(

24、3)對稱的指令格式。RISC的設(shè)計思想對微型計算機(jī)CPU的發(fā)展同樣有巨大影響，在Pentium 系列CPU中，一定程度上也采用了高效率的RISC技術(shù)。當(dāng)然，RISC思想的廣泛應(yīng)用也得益于生產(chǎn)制造工藝技術(shù)的不斷發(fā)展。11. 相對于之前的CPU,Pentium處理器具有以下特點(diǎn):采用超標(biāo)量雙流水線結(jié)構(gòu)，內(nèi)部采用相互獨(dú)立的代碼cache和數(shù)據(jù)cache.。內(nèi)部數(shù)據(jù)總線32位，但CPU和內(nèi)存進(jìn)行數(shù)據(jù)交換的外部數(shù)據(jù)總線為64位。32位地址總線。存儲頁面大小可選，最高可達(dá)4MB。常用指令功能不用微程序而采用硬件實現(xiàn)。采用分支預(yù)測技術(shù)，使流水線效能提高。浮點(diǎn)運(yùn)算采用8個流水步級，常用指令硬件實現(xiàn)。其先進(jìn)技術(shù)

25、包括:先進(jìn)的體系結(jié)構(gòu),CISC和RISC相結(jié)合的技術(shù),超標(biāo)量流水線技術(shù),先進(jìn)的分支預(yù)測技術(shù).Pentium指令流水線由:總線接口部件、指令預(yù)取部件、指令譯碼部件和執(zhí)行部件構(gòu)成。Pentium的超標(biāo)量流水線技術(shù)體現(xiàn)在以并行方式在U、V兩條流水線上同時執(zhí)行符合配對規(guī)則的指令。配對規(guī)則要求：兩條指令均為RISC指令，互相沒有寄存器關(guān)聯(lián)性。分支預(yù)測技術(shù)基于局部性原理，當(dāng)預(yù)測不準(zhǔn)確或預(yù)測目標(biāo)地址不對時，CPU會清除流水線中的內(nèi)容，重新建立流水線中的指令序列。Pentium有四種工作方式：實地址方式、保護(hù)方式、虛擬8086方式，系統(tǒng)管理方式。其中最常用的是保護(hù)方式。保護(hù)方式中的保護(hù)主要體現(xiàn)在對存儲器的保護(hù)

26、，能提供多任務(wù)環(huán)境中的復(fù)雜功能以及使各任務(wù)的有關(guān)數(shù)據(jù)相互獨(dú)立，并各自進(jìn)行不同的級別保護(hù)。在保護(hù)方式下具有如下特點(diǎn)：存儲器用邏輯地址空間、線性地址空間和物理地址空間三種方式來描述；借助于映像機(jī)制使邏輯空間大大超過物理空間。Pentium浮點(diǎn)處理部件FPU主要用于浮點(diǎn)運(yùn)算，由以下組成：接口，浮點(diǎn)寄存器組，浮點(diǎn)控制部件，浮點(diǎn)指數(shù)功能部件，浮點(diǎn)加法部件，浮點(diǎn)乘法部件，浮點(diǎn)除法部件，浮點(diǎn)舍入部件。Pentium的總線狀態(tài)包括了T1，T2，T12，T2p,TD,TI。其中在T1，T2，T2p處總線都可能等待，但等待原因不同：T1處無總線請求，處于空閑等待。T2處由于外設(shè)或存儲器未準(zhǔn)備好，使BRDY#處于無

27、效狀態(tài)，并且此時也不處于流水線狀態(tài)。T2p狀態(tài)等待是在流水線狀態(tài)，但由于外設(shè)或存儲器未準(zhǔn)備好使BRDY#處于無效狀態(tài)而等待。Pentium的中斷機(jī)制和8086中斷機(jī)制類似，但是其擴(kuò)展了中斷含義。它把指令執(zhí)行過程中產(chǎn)生的錯誤以及錯誤處理過程也歸為中斷處理范疇，并將其與通常的內(nèi)部中斷和軟件中斷一起稱為“異?！薄．惓Ｖ袛嗍侵窩PU在指令執(zhí)行期間遇到一些異常事件而產(chǎn)生的中斷和中斷指令本身引起的軟件中斷。外部中斷是指外部原因引起的非屏蔽中斷和可屏蔽中斷。異常中斷在程序重新運(yùn)行時可以重復(fù)出現(xiàn)，而外部中斷是隨機(jī)出現(xiàn)的，和當(dāng)前程序執(zhí)行過程無關(guān)。根據(jù)異常中斷的報告方式和性質(zhì)，Pentium將異常中斷分為三類：故

28、障（faults），陷阱(traps)，異常終止(aborts)。故障是指檢測到異常并在異常起作用前就立即報告并進(jìn)行處理。陷阱是指執(zhí)行某一條指令時產(chǎn)生異常，從而立即報告并進(jìn)入中斷處理的異常中斷。異常終止往往對應(yīng)了一個硬件錯誤或者一個非法的數(shù)值，此時會出現(xiàn)對錯誤的報告信息。這是真正遇到問題和處理問題。如實際操作中，遇到IE或其它程序出錯，詢問是否調(diào)試或其他操作，然后應(yīng)用程序關(guān)閉，并要求發(fā)送錯誤報告等。12.Pentium的保護(hù)機(jī)制的設(shè)計思想是：一方面對存儲器的每一次訪問進(jìn)行保護(hù)性檢查，另一方面對程序運(yùn)行提供保護(hù)性措施。Pentium對存儲器的保護(hù)是通過段和頁兩級機(jī)制提供的。（相關(guān)內(nèi)容可見操作系統(tǒng)

29、原理課程中的介紹）段級保護(hù)：段類型提供讀/寫保護(hù)，界限和粒度提供范圍保護(hù)，特權(quán)級對操作系統(tǒng)和驅(qū)動程序提供保護(hù)。頁級保護(hù)：頁的特權(quán)級提供頁保護(hù)，標(biāo)志R/W提供頁面寫保護(hù)。13. Cache的分級和存儲器的層次化原理相同，在CPU中的速度、容量、級數(shù)均在不斷提高增加。根據(jù)位于CPU芯片內(nèi)外有片內(nèi)Cache和片外Cache之分，根據(jù)速度是否和CPU同步有全速、半速之分?，F(xiàn)代CPU中的Cache通常分為L1 Cache,L2 Cache,L3 Cache,亦即一級Cache,2級 Cache,3級Cache。cache通常由速度快集成度低成本高的SRAM組成。基于局部性原理。Cache的組織方式有全相

30、聯(lián)方式、直接映像方式，組相聯(lián)方式。詳細(xì)內(nèi)容可見計算機(jī)組成原理或操作系統(tǒng)原理。組織方式對Cache的性能有很大影響。Cache的數(shù)據(jù)更新需要考慮數(shù)據(jù)丟失的一致性問題與數(shù)據(jù)過時的一致性問題。防止數(shù)據(jù)丟失的一致性問題有三個解決辦法：通寫法（Write through，有的書譯為寫穿法），緩沖式通寫法（buffered write through），回寫法（write back） 注：有的書上只有Write through和write back。防止數(shù)據(jù)過時的一致性問題一般有如下四種解決方法：總線監(jiān)視法，硬件監(jiān)視法，局部禁止高速緩存法，Cache清除法。衡量Cache性能指標(biāo)有不命中率、命中率、命中時

31、間、不命中處罰等。最重要的就是命中率。影響Cache性能的因素包括：Cache芯片的速度、容量、級數(shù)、組織方式、塊的大小、置換策略、對主存的寫回方式。在編程過程中，好的程序員應(yīng)該試著編寫高速緩存友好的代碼:讓最常見的情況運(yùn)行得快，在每個循環(huán)內(nèi)部緩存不命中數(shù)量最小。Cache對CPU性能和成本影響較大，比如相同頻率的Pentium和Celeron的區(qū)別就是有沒有L2 Cache.Pentium性能高，面向中高端用戶。Celeron性能低，面向入門低端用戶，且由于沒有L2 Cache價格也相對較低。14.虛擬存儲器（Virtual Memory）：在具有層次結(jié)構(gòu)存儲器的計算機(jī)系統(tǒng)中，自動實現(xiàn)部分裝

32、入和部分替換功能，能從邏輯上為用戶提供一個比物理貯存容量大得多，可尋址的“主存儲器”。虛擬存儲區(qū)的容量與物理主存大小無關(guān)，而受限于計算機(jī)的地址結(jié)構(gòu)和可用磁盤容量。虛擬存儲器是硬件異常、硬件地址翻譯、主存、磁盤文件和內(nèi)核軟件的完美交互，它為每個進(jìn)程提供了一個大的、一致的和私有的地址空間。通過一個很清晰的機(jī)制，虛擬存儲器提供了三個重要的能力：（1）它將主存看成是以個存儲在磁盤上的地址空間的高速緩存，在主存種只保存活動區(qū)域，并根據(jù)需要在磁盤和主存之間來回傳送數(shù)據(jù)，通過這種方式，它高效地使用了主存。（2）它為每個進(jìn)程提供了一致的地址空間，從而簡化了存儲器管理；（3）它保護(hù)了每個進(jìn)程的地址空間不被其它進(jìn)

33、程破壞。15.中斷是指計算機(jī)在執(zhí)行程序的過程中，當(dāng)出現(xiàn)異常情況或特殊請求時，計算機(jī)停止現(xiàn)行程序的運(yùn)行，轉(zhuǎn)向?qū)@些異常情況或特殊請求的處理，處理結(jié)束后再返回現(xiàn)行程序的間斷處，繼續(xù)執(zhí)行原程序.直接存儲存取方式（DMA）是一種快速傳送數(shù)據(jù)的機(jī)制。是在存儲器與輸入輸出設(shè)備間直接傳送數(shù)據(jù)，是一種完全由硬件完成輸入輸出操作的方式。利用它進(jìn)行數(shù)據(jù)傳送時不需要CPU的參與.BIOS(Basic Input Output System,基本輸入輸出系統(tǒng))是一組固化到計算機(jī)內(nèi)主板上一個ROM芯片上的程序，它保存著計算機(jī)最重要的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)后自檢程序和系統(tǒng)自啟動程序。 其主要功能是為計算機(jī)

34、提供最底層的、最直接的硬件設(shè)置和控制。16. 在鍵盤設(shè)計中，涉及到鍵閉合的識別：行掃描法，行反轉(zhuǎn)法。鍵的抖動是指一次按鍵可能被識別為多次按下，或是未按下鍵時由于干擾導(dǎo)致系統(tǒng)被識別為按下。為消除鍵的抖動，通常在鍵盤掃描程序中需要調(diào)用延時（延遲）程序。也可采用并聯(lián)電容法利用電容放電延時，或利用RS觸發(fā)器消除抖動。17.接口中的I/O端口是指接口部件中可以通過地址訪問的寄存器。一個接口應(yīng)該具備如下功能中的幾個（未必全部具備）：尋址，輸入/輸出功能，數(shù)據(jù)轉(zhuǎn)換功能，聯(lián)絡(luò)通信功能，中斷管理功能，復(fù)位功能，可編程功能，錯誤檢測功能。外部設(shè)備接入系統(tǒng)需要通過相應(yīng)的I/O接口。串行通信根據(jù)傳輸時發(fā)送與接收過程中

35、的關(guān)系來劃分：全雙工方式、半雙工方式、單工方式。如按照時鐘對通信過程的定時方式，可分為：同步通信和異步通信。8251A是一個可編程串行通信接口芯片。8255A是一個可編程并行通信接口芯片。8255A的控制字有兩類：各端口的方式選擇控制字；C端口的按位置1/置0控制字。控制字的設(shè)置需要根據(jù)控制字格式和具體需求來進(jìn)行設(shè)置。8259A是一個可編程中斷控制器接口芯片，其初始化流程為：ICW1，ICW2，ICW3，ICW4。其操作命令字有：OCW1，OCW2，OCW3?？刂谱值脑O(shè)置需要根據(jù)控制字格式和具體需求來進(jìn)行設(shè)置。8237A是一個可編程DMA控制器接口芯片?？刂谱值脑O(shè)置需要根據(jù)控制字格式和具體需求來進(jìn)行設(shè)置。8253/8254是一個可編程計數(shù)器/定時器接口芯片。8253和8254功能相同，頻率不同?？刂谱值脑O(shè)置需要根據(jù)控制字格式和具體需求來進(jìn)行設(shè)置。18. 綠色計算：實際上是一臺安全節(jié)能型的個人計算機(jī)，即將耗電量、消耗品以及對健康和環(huán)境的危害都減小到最低