六進制加法計數(shù)器,串行序列發(fā)生器40進制

1、目錄1.六進制同步加法計數(shù)器（無效態(tài)：010，100）11.1課程設(shè)計的目的21.2設(shè)計的總體框圖21.3設(shè)計過程21.4邏輯電路圖41.5實際電路圖41.6實驗儀器51.7實驗結(jié)論52 串行序列信號發(fā)生器的設(shè)計（檢測序列010100）62.1課程設(shè)計的目的62.2設(shè)計的總體框圖62.3設(shè)計過程62.4 邏輯電路圖82.5 實際電路圖92.6實驗儀器92.7實驗結(jié)論93 74161構(gòu)成40進制同步加法計數(shù)器并顯示103.1課程設(shè)計的目的103.2設(shè)計的總體框圖103.3設(shè)計過程103.4 74191的狀態(tài)表103.5 芯片介紹103.6 邏輯電路圖113.7實際電路圖113.8實驗儀器123.

2、9實驗結(jié)論123.10參考文獻121 三位二進制同步加法計數(shù)器（010,111）1.1課程設(shè)計的目的 1、了解同步加法計數(shù)器工作原理和邏輯功能。 2、掌握計數(shù)器電路的分析，設(shè)計方法及應用。 3、學會正確使用JK觸發(fā)器。1.2設(shè)計的總體框圖 CP3位二進制同步加法計數(shù)器Y1.3設(shè)計過程(1) 狀態(tài)圖：000001011100101110/0/0/0/0/0/1(2) 選擇的觸發(fā)器名稱:選用三個CP下降沿觸發(fā)的邊沿JK觸發(fā)器(3) 輸出方程: Y= Q0n(4) 狀態(tài)方程：Qn1Q0nQ2n0001111000010111001101110111 圖1.1.1 3位二進制同步加法計數(shù)器的次態(tài)卡諾圖

3、、 Q1nQ0nQ2n0001111000011110圖1.1.2 Q2n+1的卡諾圖 Q1nQ0nQ2n0001111000101010圖1.1.3 Q1n+1的卡諾圖 Q1nQ0nQ2n 00011110發(fā)01101100 圖1.1.4 Q0n+1的卡諾圖由卡諾圖得出狀態(tài)方程為： = Q2n + = Q0n =+Q0n(5) 驅(qū)動方程：= Q1n = Q0n = =1 = (6) 判斷能否自啟動010100101；111000001所以能進行自啟動1.4邏輯電路圖圖1.1.5 邏輯電路圖1.5實際電路圖 圖1.1.6 實際電路圖1.6實驗儀器(1) 數(shù)字原理實驗系統(tǒng)一臺(2) 集成電路芯片

4、：74LS112二片 74LS08一片1.7實驗結(jié)論經(jīng)過實驗可知，滿足時序圖的變化，產(chǎn)生000001011100101110000的序列。2 串行序列信號發(fā)生器的設(shè)計（檢測序列010100）2.1課程設(shè)計的目的 1、了解串行序列信號發(fā)生器的工作原理和邏輯功能 2、掌握串行序列信號發(fā)生器電路的分析，設(shè)計方法及應用。2.2設(shè)計的總體框圖串行序列信號發(fā)生器CP Y輸入脈沖 串行序列輸出2.3設(shè)計過程（1）狀態(tài)圖： 001010011101110111/0/1/0/1/0/0 （2）狀態(tài)方程：Qn1Q0nQ2n0001111000011100所以得到Qn1Q0nQ2n00011110001010101

5、11110000111 圖1.2.1 3位二進制同步加法計數(shù)器的次態(tài)卡諾圖 Q1nQ0nQ2n0001111000101101圖1.2.2 Q2n+1的卡諾圖 Q1nQ0nQ2n0001111001011101圖1.2.3 Q1n+1的卡諾圖 Q1nQ0nQ2n 0001111000111011 圖1.2.4 Q0n+1的卡諾圖由卡諾圖得出狀態(tài)方程為： Q2n+1=Qn2 Qn1 + (Qn0+Qn1)Qn2 Q1n+1= Qn1+ Qn0Qn1 Q0n+1 = Qn0 + Qn2Qn1 （3） 驅(qū)動方程：= Q0n = 1 = =Q0n = Q0n =（4）判斷能否自啟動000010011；

6、100110111所以能進行自啟動2.4 邏輯電路圖 圖1.2.5 邏輯電路圖2.5 實際電路圖圖1.2.6 實際電路圖2.6實驗儀器(3) 數(shù)字原理實驗系統(tǒng)一臺(4) 集成電路芯片：74LS112二片 74LS08一片 74LS00一片2.7實驗結(jié)論經(jīng)過實驗可知，滿足時序圖的變化，產(chǎn)生101110的序列。3 十六進制同步加法計數(shù)器（用74LS191集成芯片做）3.1課程設(shè)計的目的 1、了解多位同步加法計數(shù)器工作原理和邏輯功能。 2、掌握計數(shù)器電路的分析，設(shè)計方法及應用。 3、學會正確使用集成芯片。3.2設(shè)計的總體框圖 CP 74LS191Y3.3設(shè)計過程狀態(tài)圖：000000010010001

7、10100010101100111100010011010111111101101110010113.4 74191的狀態(tài)表輸 入輸 出注/D CP 0 1 0 0 1 0 1 1 1 加 法 計 數(shù) 減 法 計 數(shù)保 持并行異步置數(shù)COBO=COBO=3.5 芯片介紹 /D為加減計數(shù)控制端；是使能端；是異步置數(shù)控制端；CP是計數(shù)脈沖；D是數(shù)據(jù)輸入端COBO是進位錯位信號輸出端；RC是多個芯片級聯(lián)時級間串行計數(shù)使能端 。其具有同步可逆計數(shù)功能；異步并行置數(shù)功能；保持功能。74191沒有專用的清零輸入端，但可以借助D異步并行置入數(shù)據(jù)0000間接實現(xiàn)清零功能。3.6 邏輯電路圖 圖1.3.4 邏輯電路圖3.7實際電路圖 圖1.3.5 實際電路圖 3.8實驗儀器(5) 數(shù)字原理實驗系統(tǒng)一臺(6) 集成電路芯片： 74LS191一塊3.9實驗結(jié)論經(jīng)過實驗可知，滿足時序圖的變化，產(chǎn)生0000000100100011010001010110011110001001101010111100110111101111的序列。3.10參考