CMOS二級運(yùn)算放大器設(shè)計_第1頁
CMOS二級運(yùn)算放大器設(shè)計_第2頁
CMOS二級運(yùn)算放大器設(shè)計_第3頁
CMOS二級運(yùn)算放大器設(shè)計_第4頁
CMOS二級運(yùn)算放大器設(shè)計_第5頁
已閱讀5頁,還剩8頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、CMOS:級運(yùn)算放大器設(shè)計(東南大學(xué)集成電路學(xué)院)一運(yùn)算放大器概述運(yùn)算放大器是一個能將兩個輸入電壓之差放大并輸出的集成電路。運(yùn)算放大器是模擬電子技術(shù)中最常見的電路,在某種程度上,可以把它看成一個類似于BJT 或 FET 的電子器件。它是許多模擬系統(tǒng)和混合信號系統(tǒng)中的重要組成部分。它的主要參數(shù)包括:開環(huán)增益、單位增益帶寬、相位閾度、輸入阻抗、輸入偏流、失調(diào)電壓、漂移、噪聲、輸入共模與差模圍、輸出驅(qū)動能力、建立時間與壓擺率、CMRRPSRRU及功耗等。二設(shè)計目標(biāo)1. 電路結(jié)構(gòu)最基本的COMS1級密勒補(bǔ)償運(yùn)算跨導(dǎo)放大器的結(jié)構(gòu)如圖 1.1所示。主要包括四部分:第一級輸入級放大電路、第二級放大電路、偏置

2、電路和相位補(bǔ)償電路。1.1 兩級運(yùn)放電路圖2 .電路描述電路由兩級放大器組成,乂1乂構(gòu)成有源負(fù)載的差分放大器,M5s供該放大器的工作電流。M6 M7管構(gòu)成共源放大電路,作為運(yùn)放的輸出級。M6提供給M7 的工作電流。M8M13&成的偏置電路,提供整個放大器的工作電流。 相位補(bǔ)償 電路由M14和Cc構(gòu)成。M14工作在線性區(qū),可等效為一個電阻,與電容 Cc一起 跨接在第二級輸入輸出之間,構(gòu)成 RC密勒補(bǔ)償。3 .設(shè)計指標(biāo)兩級運(yùn)放的相關(guān)設(shè)計指標(biāo)如表1。電源電壓05V共模輸入電壓固定在(VDD+VSS)/2開劃、直流增益>80dB單位增益帶寬>30MHz相位裕度> 60degr

3、ee轉(zhuǎn)換速率>30 V/ ps靜態(tài)功耗(電流)< 1mA負(fù)裁電容=3pf表1兩級運(yùn)放設(shè)計指標(biāo)三.電路設(shè)計第一級的電壓增益:Ai GmiRigm2(r02 11ro4)(3.1)第二級電壓增益:A2Gm2R2g m6(ro6 11ro7)(3.2)所以直流開環(huán)電壓增益:AoA1A2gm2gm6(r。2 11ro4)(r。6 11ro7)(3.3)單位增益帶寬:GBWAofd42 Cc(3.4)偏置電流:2(W/LW .2 . 1KPn(W/L)12RB . (W/L)13(3.5)根據(jù)系統(tǒng)失調(diào)電壓:(W/L)3(W/L)41 (W/L)5(W/L)6(W/L)62 (W /L)7(3

4、.6)轉(zhuǎn)換速率:SRminDS5 DS7 ,DS5CT,CL(3.7)相位補(bǔ)償:RCgm6(W/L)6(W/L)n(W/L)i4、(W/L)i3gm61.2gmi(3.8)以上公式推導(dǎo)過程簡略,具體過程可參考相關(guān)專業(yè)書籍根據(jù)這些公式關(guān)系,經(jīng)過手算得到一個大致的器件參數(shù)如表2M1120/1M93.2/1M2120/1M106/1M340/1M116/1M440/1M1224/1M516/1M136/1M6160/1M1420/1M732/1Cc1.5pfM83.2/16 K表2二級運(yùn)放器件參數(shù)四.HSPIC昉真根據(jù)已經(jīng)計算好的器件參數(shù),寫成電路網(wǎng)表。.title test.lib E:h05mi

5、xddst02v231.lib ttvdd vdd 0 5vss vss 0 0.subckt opamp vn vp out vdd vssml 2 vn 1 1 mp w=120u l=1um2 3 vp 1 1 mp w=120u l=1um3 2 2 vss vss mn w=40u l=1um4 3 2 vss vss mn w=40u l=1um5 1 6 vdd vdd mp w=16u l=1um6 out 3 vss vss mn w=160u l=1um7 out 6 vdd vdd mp w=32u l=1u* bias circuitm8 6 6 vdd vdd mp

6、w=3.2u l=1um9 7 6 vdd vdd mp w=3.2u l=1um10 6 7 8 vss mn w=6u l=1um11 7 7 9 vss mn w=6u l=1um12 8 9 10 vss mn w=24u l=1um13 9 9 vss vss mn w=6u l=1urb 10 vss 6k* millercc 4 out 1.5pcl out vss 3pm14 4 7 3 vss mn w=20u l=1u.endsx1 vn vp out vdd vss opamp *ADMx2 vp vp out1 vdd vss opamp *ACMx3 out2 vi

7、out2 vdd vss opamp *SRx4 vn vn out3 vdc vss opamp*pPSRRx5 vn vn out4 vdd vsc opamp*nPSRRvp vp 0 dc 2.5 ac 1vn vn 0 dc 2.5vi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns)vdc vdc 0 dc =5 ac = 1vvsc vsc 0 ac = 1v.ac dec 10 1k 100meg.trans 1n 400n.ptint ac v(vout) v(3).print trans v(out2).print ac vdb(ou

8、t) vp(out).print ac vdb(out1).print ac vdb(out3).print ac vdb(out4).measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120.op.end1. 直流增益、帶寬和相位裕度把a(bǔ)c信號全部放在一個輸入端(或正端或負(fù)端),使用Hspice分析輸出增益和相位裕度。差模放大測試電路如圖 4.2 o圖4.2差模增益測試電路圖對應(yīng)的網(wǎng)表是:x1 vn vp out vdd vss opamp *ADM.print ac vdb(out) vp(out)將vac=1V,這樣得

9、到的輸出電壓值就是增益值,方便觀察。仿真得到的差模增益和相位裕度如圖所示。分別掃描了100Mhz和1Ghz情況下的波形如圖4.3和4.4 。圖4.3 100Mhz帶寬掃描差模增益和相位波形圖碼p 岫必圖4.4 1Ghz帶寬掃描差模增益和相位波形為了得到準(zhǔn)確的直流增益值,單位增益帶寬和相位裕度值,通過以下兩條語句:.measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120觀察.lis 文件,發(fā)現(xiàn)直流增益為80.4288dB,單位增益帶寬為52.036Mhz,相位裕度為65degree。共模放大測試電路如圖4.5。4.5共模增益

10、測試電路圖對應(yīng)的網(wǎng)表是:x2 vp vp out1 vdd vss opamp .print ac vdb(out1)*ACM共模增益波形如圖4.6。圖4.6共模增益頻譜圖共模增益在0dB以下說明具有較好的共模抑制。共模抑制比如圖4.7:共模抑制比達(dá)到83dR2.電源抑制比圖4.8為電源和地到輸出增益的測試電路圖,用差模增益除以電源增益即得電源 抑制比。圖4.9為仿真得到的正、負(fù)電源抑制比,從圖中可知,低頻時正電源抑制比為98dB,負(fù)電源才收利比為89dB。圖4.8電源增益測試電路圖圖4.9仿真的電源抑制比3,壓擺率將運(yùn)放接成單位增益負(fù)反饋形式,如圖4.10所示。對輸入施加正負(fù)階躍信號,得到階

11、躍特性如圖4.11所示,給輸出負(fù)載充電時的壓擺率為30.44V/pS,放電時 的壓擺率大約為44.78 V/仙s對應(yīng)的網(wǎng)表:x3 out2 vi out2 vdd vss opamp *SRvi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns).trans 1n 400n.print trans v(out2)圖4.10壓擺率測試電路圖圖4.11仿真的瞬態(tài)建立特性設(shè)計指標(biāo)實(shí)際值開劃、直流增益>80dB80.4288dB單位增益帶寬> 30MHz52.036Mhz相位裕度> 60degree65degree轉(zhuǎn)換速率>30 V/ ps30.44 V/ pS靜態(tài)功耗(電流)< 1mA300uA負(fù)裁電容=3pf3pf通過比較設(shè)計指標(biāo)與實(shí)際值,滿足系統(tǒng)要求的設(shè)計要求五.總結(jié)進(jìn)行年K擬IC設(shè)計的第一步是根據(jù)要求確定需要的電路結(jié)構(gòu),第二步是掌握 這種結(jié)構(gòu)的原理和參

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論