2013年9月份考試脈沖電路與數(shù)字邏輯第二次作業(yè).docx

1、2013 年 9 月份考試脈沖電路與數(shù)字邏輯第二次作業(yè)一、單項選擇題（本大題共75 分，共 25小題，每小題 3分）1. VHDL 屬于（ ）描述語言。A. A 普通硬件B.B 行 為C.C 高 級D.D 低級2. 一位十六進(jìn)制數(shù)可以用（）位二進(jìn)制數(shù)來表示。A.A1B.B23. 在 VHDL 的端口聲明語句中，用（）聲明端口為具有讀功能的輸出方向。4. 在 VHDL 中，下列是矢量的是（ ）。A. A 整數(shù)類型B. B 字符類型C. C 數(shù)組類型D. D 布爾類型5. 信號代入語句的符號是（）。6. 在 VHDL 中，放置在并發(fā)域中的并行語句與 Proces 之間的運(yùn)行順序是（ ）。 A.A

2、串行運(yùn)行B. B 并行運(yùn)行7. 在 VHDL 語言中，下列對進(jìn)程（ process ）語句的語句結(jié)構(gòu)及語法規(guī)則的描述中，正確的是（）。A. A process 為一無限循環(huán)語句；敏感信號發(fā)生更新時啟動進(jìn)程，執(zhí)行完成后，等待下一次進(jìn)程啟動。B. B敏感信號參數(shù)表中，應(yīng)列出進(jìn)程中使用的所有輸入信號。C. C 進(jìn)程由說明部分、結(jié)構(gòu)體部分、和敏感信號參數(shù)表三部分組成。D. D 當(dāng)前進(jìn)程中聲明的信號也可用于其他進(jìn)程。8. 邏輯變量的取值和可以表示（）。A. A開關(guān)的閉合、斷開B. B電位的高、低C. C 真與假D. D 電流的有、無9. VHDL 的實部聲明部分用來指定設(shè)計單元的（ ）。 A.A 輸入端

3、口B. B 輸出端口C.C 引腳D. D 以上均可10. 在結(jié)構(gòu)體中的選擇信號代入語句的功能與在進(jìn)程中的（）語句功能相似。A. caseB. loopC. if D.wait11. 下列標(biāo)識符中，（）是不合法的標(biāo)識符。12. PLA 是指（）。A. A可編程邏輯陣列B. B只讀存儲器C. C 隨機(jī)讀寫存儲器D. D 通用陣列邏輯13. 一位 8421BCD 碼譯碼器的數(shù)據(jù)輸人線與譯碼輸出線組合是（）。14. 下列語句可以被邏輯綜合的是（）。A. A wait15. 邏輯表達(dá)式 A+BC=（ ）。A.AAB B.B A+C16. 下列邏輯電路中，不是組合邏輯電路的是（）。A. A譯碼器17. 如

4、果某編碼器的輸入端 14 個，那么輸出端至少有（）個。A.A2B.B3C.C4D.D518. 下列說法中正確的是（ ）。A. A ROM 僅可作為數(shù)據(jù)存儲器B. B ROM 僅可作為函數(shù)發(fā)生器C. C ROM 既不可作為數(shù)據(jù)存儲器，也不可作為函數(shù)發(fā)生器 D. D ROM 既可作為數(shù)據(jù)存儲器，也可作為函數(shù)發(fā)生器19. Moore 型時序電路的輸出（）。A. A僅與當(dāng)前外輸入有關(guān)B. B僅與電路內(nèi)部狀態(tài)有關(guān)C. C 既與外輸入也與內(nèi)部狀態(tài)有關(guān)D. D 與外輸入和內(nèi)部狀態(tài)都無關(guān)20. 十六路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。A.A16 個21. 假設(shè)邏輯變量的個數(shù)相同，下標(biāo)為i 的最

5、小項和最大項的關(guān)系為 ( ) 。A.B.?= ?= ?C. ?0D.?+ ?=?=122. 某邏輯函數(shù)的對偶式和反函數(shù)（）。A.A相等B. B不相等C. C 不一定相等D.D 相反23. 一個四位二進(jìn)制碼減法計數(shù)器的起始值為 1001，經(jīng)過 100 個時鐘脈沖作用之后的值為（ ）。A. A 1100B. B 0100C. C 1101D. D 010124. 有 A、B、 C、D、E、F 六個狀態(tài)， A 和 C、D 和 F、E 和 B、F 和 C 分別等價，則全部最大等價類為（ ）。A. A （A，C，F(xiàn)）、（ D，F(xiàn)，C）、（ B，E） B. B （A，C，D，F(xiàn)）D. D （A，C，D，F(xiàn)

6、）、（ B，E）25. 一位全加器（ FA）的輸人信號是（）；輸出信號是（）。A. A Ai ，Bi ，Ci-1 ； Si,Ci B.B B 、 Ai ，Bi ，Ci ；Si,Ci-1C. C 1 ， 1， 1； Si,CiD. D D 、 0， 0， O；Si,Ci-1二、多項選擇題（本大題共25 分，共 5小題，每小題 5 分）1. 組合邏輯電路的結(jié)構(gòu)特點(diǎn)，表現(xiàn)為（）。A. A有記憶功能B. B有反饋回路C. C不含記憶元件D. D無反饋回路2.下列是“與或”式的有 ( )。A.AB+CDB. A(B+D)C. ABD. A+BD3. 已知 a 和 b 是 bit 類型的變量，下面操作是正確的有（）。A. A a+bB. B abC. C b and aD. D a:=b4. 構(gòu)造體的下列描述方式中，一定能被邏輯綜合的描述方式是（）。A. A 行為描述B. B 數(shù)據(jù)流描述C. C 結(jié)構(gòu)描述D. D 上述所有5. wait on 語句后面可以接的是（）。A.A 變量B.B 信號C.C 端口D.D 常量答案：一、單項選擇題（75 分，共 25 題，每小題3 分）1. B2.C3.D4.C5.B6.B7.A8.A9.D10.A11.C12.A13.C