復習-觸發(fā)器及時序電路課件

1、復習-觸發(fā)器及時序電路1 1、掌握、掌握 RS、JK、D、T 、T， 觸發(fā)器的邏輯功能及描述觸發(fā)器的邏輯功能及描述方法。（特征方程、功能表、狀態(tài)轉(zhuǎn)換圖、波形圖）。方法。（特征方程、功能表、狀態(tài)轉(zhuǎn)換圖、波形圖）。2 2、掌握、掌握觸發(fā)器的動作特征。觸發(fā)器的動作特征。第五章第五章 鎖存器和觸發(fā)器鎖存器和觸發(fā)器復習-觸發(fā)器及時序電路對JK觸發(fā)器而言，欲實現(xiàn)n1nQQ則其激勵方程為_ A、JK1 B、J1，K0 C、J0，K1 D、JK0對于J-K觸發(fā)器，若J=K，則可完成_觸發(fā)器的邏輯功能。AR-S； BD； CT； DJ-K將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應是A. 或非門 B.

2、與非門 C. 異或門 D. 同或門 復習-觸發(fā)器及時序電路Q500nQ1nnQQX將一個D觸發(fā)器的 輸出連接至D輸入端，經(jīng)過50個時鐘脈沖后，其狀態(tài)將會變?yōu)?則該觸發(fā)器初始狀態(tài) =_。A、0B、1C、高阻 D、無法推斷 的電路是_可實現(xiàn)并串轉(zhuǎn)換的器件是_A、觸發(fā)器 B、鎖存器C、計數(shù)器D、移位寄存器下列電路中，能實現(xiàn) 基本RS鎖存器， ，當R和S保持輸入均為1時，Q和 的狀態(tài)分別為_ 1nnQSRQQ復習-觸發(fā)器及時序電路1nnQAQAB若用JK觸發(fā)器來實現(xiàn)特性方程為，則J和K端的方程為_。要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（ ）。AJK=00 B. JK=01 C.

3、JK=10 D. JK=11 下列電路中，只有 輸出Q的頻率不是CP的1/2。1CPCPQQQQABC11K1JC11K1J1.1DC11DC1CPCPQQQQCD復習-觸發(fā)器及時序電路根據(jù)電路和相應的輸入波形，畫出Q1、Q2的波形，Q1、Q2的初始值均為0 復習-觸發(fā)器及時序電路JKQQCPSDDQQCPSDRD“1”Q1Q2JCPRDRD復習-觸發(fā)器及時序電路根據(jù)以下電路和輸入波形(Q1和Q2的初始狀態(tài)均為1) 復習-觸發(fā)器及時序電路復習-觸發(fā)器及時序電路5、掌握、掌握用用MSI器件（如器件（如74HC161）設計）設計N進制計數(shù)器方法進制計數(shù)器方法4、掌握、掌握計數(shù)器（計數(shù)器（74LVC

4、161、74LVC163）、移位寄存（）、移位寄存（74HC194）的邏輯功能及其應用。的邏輯功能及其應用。3、掌握、掌握同步時序電路的設計方法同步時序電路的設計方法2、掌握、掌握同步時序邏輯電路的分析方法。同步時序邏輯電路的分析方法。1、掌握、掌握時序邏輯電路的邏輯功能的描述方法：邏輯函數(shù)方程式、狀時序邏輯電路的邏輯功能的描述方法：邏輯函數(shù)方程式、狀態(tài)表、狀態(tài)圖、時序圖。態(tài)表、狀態(tài)圖、時序圖。第六章第六章 時序邏輯電路時序邏輯電路復習-觸發(fā)器及時序電路為了保證計數(shù)的最大值可達100，則最少需要 個觸發(fā)器 若同步4位二進制減法計數(shù)器的輸出的借位端邏輯方程為3210B=Q Q Q Q則B的重復周

5、期和正脈沖的寬度分別為 和 個CP周期 以下關于時序電路自啟動的描述，哪一個是正確的_A非工作狀態(tài)能自動循環(huán) B非工作狀態(tài)在CP作用下自動進入有效循環(huán)C啟動電路時不會進入非工作狀態(tài) D不存在非工作狀態(tài) 復習-觸發(fā)器及時序電路采用雙向移位寄存器不能實現(xiàn)的功能是_。A、加2 B、乘2C、除2 D、串并轉(zhuǎn)換同步時序電路和異步時序電路比較，其差異在于后者_。A、沒有觸發(fā)器B、沒有統(tǒng)一的時鐘脈沖控制C、沒有穩(wěn)定狀態(tài)D、輸出只與內(nèi)部狀態(tài)有關某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要_個觸發(fā)器。A、31500 B、525C、60D、10對于采

6、集溫度范圍為0100，能辨別0.1變化的應用要求，應選擇 bit的ADC；如采樣溫度為25，對應的數(shù)字量為 （2）。復習-觸發(fā)器及時序電路邏輯電路如圖所示，試畫邏輯電路如圖所示，試畫出出Q0、Q1、Q2的波形。設各觸發(fā)器初態(tài)的波形。設各觸發(fā)器初態(tài)為為0。 1J 1K C1 Q0 1J 1K C1 Q1 1J 1K C1 Q2 = 1 1 1 CP FF0 FF1 FF2 CP 復習-觸發(fā)器及時序電路采用采用JK觸發(fā)器設計一同步時序電路實現(xiàn)如下所示狀態(tài)圖，觸發(fā)器設計一同步時序電路實現(xiàn)如下所示狀態(tài)圖，并檢查電路的自啟動性能。并檢查電路的自啟動性能。001001Q1Q0用JK觸發(fā)器和邏輯門設計一個同

7、步可控2位二進制加法計數(shù)器，當控制信號A為0時，電路狀態(tài)保持不變，當A為1時，電路在時鐘脈沖作用下進行加1計數(shù)，要求計數(shù)器有一個輸出Y，產(chǎn)生進位時Y為1，其他情況下Y為0。 復習-觸發(fā)器及時序電路用移位寄存器用移位寄存器74194和邏輯門組成的電路如圖所示。設和邏輯門組成的電路如圖所示。設74194的初始狀態(tài)的初始狀態(tài)Q3Q2Q1Q0=0001，試畫出各輸出端，試畫出各輸出端Q3、Q2、Q1、Q0和和L的波形。的波形。 S0 Q3 Q2 Q1 Q0 DSR S1 CP DSL D3 D2 D1 D0 CR 74194 1 1 CP 0 =1 & & 1 1 L CP 1 2 3

8、 4 5 6 7 8 工作模式：低位向高位移動工作模式：低位向高位移動DSR= Q1+ Q2123123()LQ Q QQQ Q初始狀態(tài)初始狀態(tài)Q3Q2Q1Q0=0001，Q3Q2Q1Q0=0001， DSR0Q3Q2Q1Q0=0010， DSR1Q3Q2Q1Q0=0101， DSR1Q3Q2Q1Q0=1011， DSR1復習-觸發(fā)器及時序電路分析電路的工作原理，說明其計數(shù)過程及其計數(shù)的模 復習-觸發(fā)器及時序電路若輸出P的初始狀態(tài)為0，先接通按鍵K1之后再斷開K1，輸出P的狀態(tài)會如何變化？若輸出P的初始狀態(tài)為1，先接通按鍵K1之后再斷開K1；K1接通的時間長短會如何影響P的狀態(tài)變化 CP的頻率

9、為1Hz；假設按鍵K1無抖動； 復習-觸發(fā)器及時序電路1、掌握、掌握半導體存儲器的字、位、存儲容量、地址、半導體存儲器的字、位、存儲容量、地址、等基本概念。等基本概念。2、掌握、掌握RAM、ROM的典型應用與擴展。的典型應用與擴展。存儲器、可編程邏輯器件及存儲器、可編程邏輯器件及VerilogHDL 3、掌握、掌握與或陣列，查找表的基本原理與或陣列，查找表的基本原理4、掌握、掌握簡單簡單VerilogHDL代碼的編寫和分析。代碼的編寫和分析。復習-觸發(fā)器及時序電路采用單管動態(tài)存儲單元的RAM，其讀出過程是 的，讀出時需要 電路配合工作。A、破壞性，刷新 B、隨機性，掃描 C、復合性，擴展 D、

10、可重復性，充放電U盤中使用的存儲器屬于 。A、RAM B、PROM C、E2PROM D、EPROMDRAM與SRAM的差異在于_,一塊ROM芯片有16個地址輸入端，16個數(shù)據(jù)端，該ROM芯片的最大容量是_。426236629626由ROM實現(xiàn)兩個3位二進制數(shù)相乘，所需容量為_A、 B、 C、 D、復習-觸發(fā)器及時序電路以下哪種PLD可以實現(xiàn)時序電路_。A、GALB、PALC、PLAD、EPROM FPGA中每個小邏輯單元是利用查找表技術來實現(xiàn)組合邏輯的。當需實現(xiàn)4輸入2輸出的組合電路所需占用的SRAM配置容量至少為_bit。RAM動態(tài)MOS存儲單元需要_操作以免存儲的信息丟失。A.恢復刷新

11、B. 充放電 C. 復位 D. 置數(shù)以下描述中，正確的是_A. EEPROM必須在加電的情況下，才能保存數(shù)據(jù)；B. PROM正常工作時，必須定時進行刷新；C. Flash Memory即使掉電，也能保存數(shù)據(jù)；D. 異步SRAM正常讀寫時，需要時鐘信號； 復習-觸發(fā)器及時序電路某型號的RAM采用二維譯碼結(jié)構(gòu)，其行地址個數(shù)為5，列地址個數(shù)為8，每個地址對應的存儲空間為8Bits。則該RAM的總?cè)萘繛開。A256Bits； B320Bits； C2048Bits； D65536Bits 某組合電路共有5個輸入變量，4個輸出變量。如果用ROM實現(xiàn)此組合電路，ROM的容量至少為 Bits 下面關于FPG

12、A/CPLD的相關說法中不正確的是_。A、一般CPLD的工作速度比FPGA快B、FPGA內(nèi)部的觸發(fā)器資源一般比CPLD多C、CPLD一般需要外掛E2PROM保存程序D、FPGA可用于實現(xiàn)較復雜的數(shù)字信號處理算法下列屬于非易失型存儲器的是_。A、DDRB、雙口RAM C、FlashD、FIFO需要_存儲容量的存儲器可實現(xiàn)兩個4bit數(shù)的加法運算。A、245B、285C、254D、258復習-觸發(fā)器及時序電路現(xiàn)有324和644 RAM各一塊，試用2-4線譯碼器和少量邏輯門與它們一道組成地址連續(xù)的964 RAM。644 RAMD0D1D2D3A2A1A0A5A4A3CS _R/W324 RAMD0D

13、1D2D3A2A1A0A4A3CS _R/WA1A0Q3Q0復習-觸發(fā)器及時序電路module test1(Clk, RSTn, PLn, D, Q, CO)；input Clk, RSTn, PLn;/Clk為時鐘，RSTn為復位，PLn為置數(shù)input 2:0 D;/D為數(shù)據(jù)預置信號output 2:0 Q;output CO;reg 2:0 Q;reg CO;always (negedge Clk or negedge RSTn) if (RSTn = = 0) Q = 3b000;else if(PLn = = 0) Q = D;else Q = Q + 1;always (Q)if(

14、Q = = 7) CO = 1b1;else CO = 1b0;endmodule復習-觸發(fā)器及時序電路根據(jù)上述代碼，畫出輸出信號Q2、Q1、Q0及CO的波形。復習-觸發(fā)器及時序電路module test2( clk, reset, a, b, c ); input clk, reset, a;output b, c;always (posedge clk or posedge reset) begin if(!reset) begin b = 1b0; c = 1b0; end else begin b = a; c = b; endendendmodule程序有2處錯誤，請在程序中標注并修

15、改。復位信號是同步復位還是異步復位？說明該程序完成的功能。用D觸發(fā)器實現(xiàn)該程序完成的功能。程序?qū)崿F(xiàn)的是一個具有低電平復位功能的時序邏輯電路 復習-觸發(fā)器及時序電路1、掌握、掌握各種脈沖電路的特性及典型應用方式。各種脈沖電路的特性及典型應用方式。2、掌握、掌握各種脈沖電路簡單參數(shù)的計算。各種脈沖電路簡單參數(shù)的計算。8. 9. 脈沖電路及脈沖電路及AD、DA 3、掌握、掌握AD/DA主要原理和簡單參數(shù)計算。主要原理和簡單參數(shù)計算。復習-觸發(fā)器及時序電路555電路不能實現(xiàn)下列哪種功能_A.多諧振蕩電路 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器.D.脈沖計數(shù) 單穩(wěn)態(tài)電路在觸發(fā)脈沖邊沿作用下可輸出一定寬度的暫

16、態(tài)脈沖，其暫態(tài)脈沖寬度主要由_決定。A、觸發(fā)脈沖的寬帶 B、定時元件的參數(shù) C、觸發(fā)脈沖的周期 D、觸發(fā)脈沖的幅度方波發(fā)生器屬于_A. 施密特觸發(fā)器 B. T觸發(fā)器 C.可重觸發(fā)單穩(wěn)電路 D.多諧振蕩器MP3播放設備中用于音頻信號轉(zhuǎn)換的器件為_A. A/D轉(zhuǎn)換器 B. D/A轉(zhuǎn)換器 C. D觸發(fā)器 D.單穩(wěn)態(tài)觸發(fā)器復習-觸發(fā)器及時序電路 I +5V 8 4 1 5 6 2 3 555 （1） +4V 用555定時器組成的施密特觸發(fā)電路中，它的回差電壓等于（ ） A5V B2V C4V D3V不可重復觸發(fā)單穩(wěn)的輸出脈沖的寬度取決于（ ） A觸發(fā)脈沖的寬度 B觸發(fā)脈沖的幅度 C電路本身的電容、電阻

17、的參數(shù) D電源電壓的數(shù)值已知時鐘脈沖頻率為fcp , 欲得到0.2fcp的矩形波應采用（ ）A五進制計數(shù)器 B五位二進制計數(shù)器C單穩(wěn)態(tài)觸發(fā)器 D多諧振蕩器復習-觸發(fā)器及時序電路以下關于施密特觸發(fā)器的描述中，錯誤的是_。A施密特觸發(fā)器可將正弦波轉(zhuǎn)換成方波；B施密特觸發(fā)器可用于波形的幅度鑒別； C施密特觸發(fā)器可構(gòu)成不可重觸發(fā)的單穩(wěn)觸發(fā)器； D施密特觸發(fā)器可構(gòu)成多諧振蕩器。 將脈寬為20ms的方波變換為脈寬為4ms的同周期矩形脈沖，可采用_。A、單穩(wěn)觸發(fā)器 B、施密特觸發(fā)器C、五進制計數(shù)器D、加法器n位并行A/D轉(zhuǎn)換器需要_個比較器和觸發(fā)器。A/D轉(zhuǎn)換其中，四舍五入量化方法的最大量化誤差|max|=_LSB。 復習-觸發(fā)器及時序電路l10位逐次比較型ADC每一次采樣需要_個時鐘周期。某模擬信號其最高有效頻率不高于4KHz，若采用上述ADC對其進行無失真數(shù)字化，則其工作時鐘頻率至少應大于_KHz。l一數(shù)控系統(tǒng)要求精度不低于0.4%，則所需的DAC至少_位；若采用10bit單極性 DAC，滿量程輸出為5V，當輸入數(shù)字量（187）16時，對應的輸出電壓量為_Vl某數(shù)字系統(tǒng)的輸入信號低電平為0V，高電平為5V，現(xiàn)輸入信號上可能疊加有幅度最大為1V的噪聲。如采用施密特觸發(fā)器去除此噪聲，則VTH(VT+)最小值為_，VTL(VT-)最大值為_l 某單極性倒T型電阻網(wǎng)絡D/