嵌入式系統(tǒng)電源管理實(shí)現(xiàn)對(duì)比

1、    嵌入式系統(tǒng)電源管理實(shí)現(xiàn)對(duì)比摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte引言普適計(jì)算、智能空間等概念前所未有地?cái)U(kuò)展了嵌入式系統(tǒng)的應(yīng)用范圍。同時(shí)也對(duì)嵌入式系統(tǒng)的功能

2、、可靠性、成本、體積、功耗提出了更嚴(yán)格的要求。各種移動(dòng)終端、可穿戴設(shè)備、消費(fèi)類電子產(chǎn)品、傳感器網(wǎng)絡(luò)節(jié)點(diǎn)等典型嵌入式設(shè)備對(duì)能耗越來越敏感，電源管理技術(shù)正成為這些產(chǎn)品設(shè)計(jì)的關(guān)鍵所在。電源管理技術(shù)正由傳統(tǒng)的基于電源管理器件和外設(shè)控制為主的靜態(tài)控制方式，轉(zhuǎn)到以具備智能電源管理功能的嵌入式微處理器結(jié)合操作系統(tǒng)為核心的智能管理軟件的動(dòng)靜態(tài)結(jié)合的綜合控制模式。為了應(yīng)對(duì)電源管理技術(shù)面臨的挑戰(zhàn)，芯片廠商推出了效率越來越高的電源管理芯片以及對(duì)能耗管理功能更加強(qiáng)大、精細(xì)的微處理器。以此為基礎(chǔ)，如何設(shè)計(jì)高效、智能的系統(tǒng)軟件對(duì)嵌入式設(shè)備進(jìn)行能源管理，已成為研究熱點(diǎn)。本文將以典型硬件的電源管理功能為基礎(chǔ)，分析幾種代表性嵌

3、入式操作系統(tǒng)的電源管理實(shí)現(xiàn)，探討電源管理系統(tǒng)軟件現(xiàn)狀及研究應(yīng)用前景。電源管理基本概念與方法在電池供電的嵌入式系統(tǒng)中，一般采用高效率的電源管理芯片用于供電管理，或采用大容量的電池以解決能耗需求。但這兩種技術(shù)的發(fā)展還無法滿足快速增加的芯片動(dòng)態(tài)功耗和靜態(tài)功耗。當(dāng)電路工作或邏輯狀態(tài)翻轉(zhuǎn)時(shí)會(huì)產(chǎn)生動(dòng)態(tài)功耗，未發(fā)生翻轉(zhuǎn)時(shí)漏電流會(huì)造成靜態(tài)功耗。在供電電壓Vdd下消耗的功率P如公式(1)所示：P=C*V2dd*fC+VddIQ (1)這里C為電容，fC為開關(guān)頻率，Vdd為電源電壓，IQ為漏電流。C*V2dd*fC為動(dòng)態(tài)功耗；VddIQ為靜態(tài)功耗。隨著芯片運(yùn)行速度的提高和工藝尺寸的不斷縮小、密度增加，其動(dòng)態(tài)功耗和

4、靜態(tài)功耗也在不斷增長，加劇了電源管理的復(fù)雜性。有一種方法可以協(xié)調(diào)高性能與低功耗之間的矛盾，就是根據(jù)系統(tǒng)負(fù)載進(jìn)行性能調(diào)節(jié)。從公式(1)中我們可以得知，對(duì)一個(gè)給定負(fù)載，動(dòng)態(tài)功耗的量值與供電電壓的平方成正比，與運(yùn)行頻率成正比。減少供電電壓并同時(shí)降低處理器的時(shí)鐘速度，功耗將會(huì)呈平方速度下降，代價(jià)是增加了運(yùn)行時(shí)間。此外，還可以通過停止芯片模塊的時(shí)鐘和電源供應(yīng)的辦法，將能耗降至最低，代價(jià)是重新啟動(dòng)該模塊時(shí)需要額外能耗。因此，通過有效地利用上述能耗管理方法，得到性能和功耗間的最佳平衡，達(dá)到節(jié)能最大化。嵌入式微處理器對(duì)電源管理的支持從8位單片機(jī)到32位高性能處理器，都在一定程度上支持電源管理功能。例如處理器支

5、持多種電源狀態(tài)，如圖1所示。系統(tǒng)電源狀態(tài)轉(zhuǎn)化 系統(tǒng)在運(yùn)行態(tài)(Run)時(shí)，設(shè)備全部正常工作。在空閑態(tài)時(shí)，處理器按照特定的模式，進(jìn)行相應(yīng)的節(jié)能。在掛起狀態(tài)下，處理器掛起，主存儲(chǔ)器運(yùn)行在節(jié)能的自刷新模式，只有功耗管理電路、喚醒電路繼續(xù)工作?，F(xiàn)有的單片機(jī)、ARM等32位RISC處理器一般都支持以上模式，下面分別加以介紹。單片機(jī)的電源管理支持在傳感器網(wǎng)絡(luò)應(yīng)用中，傳感器節(jié)點(diǎn)一般采用低廉的8/16位單片機(jī)，其電池壽命至關(guān)重要。節(jié)點(diǎn)工作時(shí)按功率消耗由小到大有睡眠(sleep)、空閑(idle)、接收(receive)及發(fā)送(transmit)等四種模式。大多時(shí)間內(nèi)，節(jié)點(diǎn)都處于睡眠與空閑模式，只有少量

6、能耗。ATMEL采用picoPower技術(shù)的AVR微控制器顯著降低了功耗。這些技術(shù)包括一個(gè)超低功耗晶振、睡眠模式下自動(dòng)終止和重激活欠壓檢測器、能完全停止對(duì)外圍設(shè)備電力供應(yīng)的省電寄存器以及能夠關(guān)閉特定管腳輸入的數(shù)字輸入中斷寄存器。picoPower技術(shù)使工作電流大幅度降低，減少了斷電狀態(tài)下不必要的功耗，使電池使用壽命得到了延長。ARM的電源管理技術(shù)ARM以其優(yōu)秀的低功耗技術(shù)在消費(fèi)類電子等領(lǐng)域得到廣泛應(yīng)用。ARM實(shí)現(xiàn)了不同級(jí)別的低功耗管理技術(shù)，如表1所示。表1 ARM不同級(jí)別的低功耗管理技術(shù)  電源功耗管理級(jí)別ArchitectureLevelSystem LevelBlock

7、 LevelLogic LevelProcessLevel實(shí)現(xiàn)動(dòng)態(tài)低功耗技術(shù)Clock GatingClocking DomainsvoltageDomainsLow VoltageCellsLow PowerLibrary實(shí)現(xiàn)靜態(tài)低功耗技術(shù)Sleep ModePower GatingState Store/RestoreHigh VoltageCellsArtisanPMK據(jù)ARM估計(jì)，32位的Cortex-M3處理器內(nèi)核以0.19mW/MHz(0.18微米)極低的功耗在特殊應(yīng)用中占據(jù)優(yōu)勢。32位Cortex-M3設(shè)備執(zhí)行任務(wù)的速度比8位設(shè)備快許多倍，所以活動(dòng)模式中所用的時(shí)間更短，平均功率相應(yīng)降低。其功耗如表2所示。表2 Cortex-M3能量消耗   能量消耗1MHZ16MHZ32MHZActivemW0.29mW4.5mW9mWSleepmW0.01mW0.16mW0.3mWStandbyµW1µW1&#