全差分套筒式共源共柵放大器及其共模反饋電路解讀

1、畢業(yè)設計（論文）進展情況運算放大器是許多模擬系統(tǒng)和混合數(shù)字信號系統(tǒng)中的一個完整部分，也是構(gòu)成這些系統(tǒng)的基本單元.因而設計高性能的運算放大器可以使系統(tǒng)的總體性能得到提高。一、兩級運算放大器分析兩級CMOS運算放大器的設計VDDM8i M5 *33Clvout19Vss兩級CMOS運算放大器1、基本目標參照CMOS模擬集成電路設計第二版p223例6.3-1設計一個CMOS兩級放大器，滿足以下指標:Vdd =2.5VCl =10pFICMR = 1 2VVss = -2.5VSR 10V /sPdiss £ 2mWA-5000V/V(74db)GB=5MHzVout范圍=±2V相

2、位裕度：60為什么要使用兩級放大器，兩級放大器的優(yōu)點：單級放大器輸出對管產(chǎn)生的小信號電流直接流過輸出阻抗，因此單級電路增益被抑制在輸出對管的跨導與輸出阻抗的乘積。在單級放大器中，增益是與輸出擺幅是相矛盾的。要想得到大的增益我們可以采用共源共柵結(jié)構(gòu)來極大地提高輸出阻抗的值，但是共源共柵結(jié)構(gòu)中堆疊的MOS管不可避免地減少了輸出電壓的范圍。因為多一層管子就要至少多增加一個管子的過驅(qū)動電壓。這樣在共源共柵結(jié)構(gòu)的增益與輸出電壓范圍相矛盾。為了緩解這種矛盾引進了兩級運放，在兩極運放中將這兩點各在不同級實現(xiàn)。如本文討論的兩級運放，大的增益靠第一級與第二級相級聯(lián)而組成，而大的輸出電壓范圍靠第二級這個共源放大器

3、來獲得。典型的無緩沖CMOS運算放大器特性邊界條件要求工藝規(guī)范見表2、3電源電壓±2.5V±10%電源電流100Ma工作溫度范圍070°特性要求增益>70dB培疝，巾，竟>5MHz建立時間<Ws擺率>5V/lsICMR±±1.5VCMRR至60dBPSRR>60dB輸出擺幅±±1.5V輸出電阻無，僅用于容性負裁失調(diào)<±10mV噪聲<100nV；rHz（1kHz時）版圖面積w5000M（最小溝道長度）2表1典型的無緩沖CMOS運算放大器特性2、兩級放大電路的電路分析圖1中有多

4、個電流鏡結(jié)構(gòu)，M5,M8組成電流鏡，流過M1的電流與流過M2電流Idi,2=Id3,4=Id5/2,同時M3,M4組成電流鏡2構(gòu)，如果M3和M4管對稱，那么相同的結(jié)構(gòu)使得在x,y兩點的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。圖1所示，Cc為引入的米勒補償電容。表20.5Rm工藝庫提供的模型參數(shù)CSMC0.5umDoublePolyMixCMOSprocessmodel工藝參數(shù)Vth0toxNoNMOS0.70161.28E-8404.257PMOS-0.95081.24E-8219.5單位Vmcm2/NS表3一些常用的物理常數(shù)常數(shù)符號常數(shù)描述

5、值單位KT室溫下4.144X10-1J自由空間介電常數(shù)8.854X10-4%二氧化硅的介電常數(shù)3.5M10-13FCm利用表2、表3中的參數(shù)COX=；ox/toxK=/°Cox計算得到KN三110A/V2Kp三62A/V2第一級差分放大器的電壓增益為:(1)Av1gm1gds2gds4第二極共源放大器的電壓增益為所以二級放大器的總的電壓增益為Av2- gm6gds6 ' gds7(2)Av = Av1Av2 二g m1gm62 gm2 gm6gds2 , gds4 gds6 ' gds7 I 5 ( 2 ' ' 4 )I 6 ( 6 ' 

6、9; 7)(3)相位裕量有GB d GB ,m =±180 -tan (j-p-|)-tan 第)tan (要求60°的相位裕量，假設RHP零點高于10GB以上GB)= 60GB ,0tan (Av) tan () tan (0.1)=120P2所以P2tan(GB) =24.3。P2|之2.2GB 即 空>2.2(空)Cl由于要求60二的相位裕量，所以 駟10（Ccc.)=gm610gm2Cc22c.可得至1Cc.L=0.22CL=2.2pF10因此由補償電容最小值2.2pF,為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮共模輸入范圍：在最大輸入情況下，考慮M1

7、處在飽和區(qū)，有(4)Vdd-VSG3-Vn.V,c(max)-Vn-Vtn1V,c(max)<VDD-VSG3Vtn1在最小輸入情況下，考慮M5處在飽和區(qū)，有(5)VIC(min)-VSS-VGS1-VDsat5。VIC(min)-VSSVGS1VDsat5而電路的一些基本指標有pi =GB是單位增益帶寬P1是3DB帶寬GB= A P1p2 =z1 = cgm1"AzCcgm6 "Clgm6(6)(8)GB 二cg m1Cc(9)CMR:正的CMR Vn（最大）=%D-J-I5 -小|(最大)+%i(最小) 一3(10)負的CMR Vin （最?。?&普+|%

8、1（最大）+Vds5（飽和）(12)由電路的壓擺率SR=1d5得到CcId5=（3*10-12）（）10*106）=30NA（為了一定的裕度，我們?nèi)ref=40以。）則可以得到,Id1,2=Id3,4=Id5/2=20A下面用ICMR的要求計算（W/L）3Ih一'*2三11/1(K3)VDD-VSG3VTN1WW)所以有(L)3=(L)4=11/1由GB=gmGB=5MHz,我們可以得至ljgm,=5父106M2nM3M10*2=94.2sCc即可以得到(W/L)1 =W/L)2 =2g ml2KnIi三2/1用負ICMR公式計算VDsat5由式(12)我們可以得到下式Vic(min

9、)=VssVgsiVDsat5如果Vds5的值小于100mv,可能要求相當大的W/L)5,如果VDsat5小于0,則ICMR的設計要求則可能太過苛刻，因此，我們可以減小I5或者增大(W/L)5來解決這個問題，我們?yōu)榱肆粢欢ǖ挠喽任覀僔1c(min)等于-1.1V為下限值進行計算-L1.-VDsat5=VlC(min)-(百)-VtN1Vss一1則可以得到的VDsat5進而推出S5u(W/L)5_2(I5)三11/15K5(VDsat5)25Dsat5即有(W/L)5=(W/L)8三11/1為了得到60°的相位裕量，gm6的值近似起碼是輸入級跨導gm1的10倍(alien書p.211例

10、6.2-1),我們設gm6=10gm1=942us,為了達到第一級電流鏡負載(M3和M4)的正確鏡像，要求VSG4=VSG6,圖中X,y點電位相同進而由gm6我們可以得到(W/L)6=(W/L)4gm6=64/1gm4=.2Kp(W/L)61d6我們可以得到直流電流22= 113.7Agm6gm6Id6-Id7'，一2K6(W/L)62K60同樣由電流鏡原理，我們可以得到Id7(W/L)7"(W/L)5=32/11d53、仿真和測量(1) DC分析圖2 VOUT、M5管電流、M7管電流、Vx與Vy與輸入共模電壓變化的關系1.1 Vss<vin<Vth+VssM1,

11、M2,M3,M4工作在截止區(qū)。由于管子寬長比的設定而使得M1,M2,M3,M4都工作截止區(qū)時V(x),V(y)點的的電壓大約在1.95v左右，因此M6的Vsg小于其閾值電壓，M6處于截止狀態(tài)。此時M5,M7的Vgs相等為定值，即為M8與電流源內(nèi)阻的分壓，且大于其閾值電壓，故M5,M6管子應當處于飽和或者線性區(qū)，而此時Vss的電流接近40u,即接近Iref,所以M5,M7管子電流接近0,因此我們可以得到M5,M7管都處于線性區(qū)。1.2Vin>Vth+VssM3,M4工作在飽和區(qū)。而由于此時電流不是很大，導致Vsg3,4不是很大，這樣導致Vx的電壓還是比較高，所以M1,M2工作在飽和區(qū)。M5

12、由于這個時候的電流不很大，仍然工作在線性區(qū)。即這時M1,M2,M3,M4都工作在飽和區(qū)，M5工作在線性區(qū).M6會隨著Vx電壓的下降而導通。而剛開始導通時，Vout的比較小(這是由于M7管此時仍然處于線性區(qū)，VDS7較小)，VSD6比較大而使得M6管工作在飽和區(qū)。隨著Vin的進一步的增大，M5的電流增大，M5的漏極電壓也隨著增大，最后一直到M1,M2,M3,M4,M5都工作在了飽和區(qū)。而此時Vy的電壓變得恒定了。(2)測量輸入共模范圍運算放大器常采用如圖3所示的單位增益結(jié)構(gòu)來仿真運放的輸入共模電壓范圍，即把運放的輸出端和反相輸入端相連，同相輸入端加直流掃描電壓，從負電源掃描到正電源。得到的仿真結(jié)

13、果如圖3所示(利用MOi<的GDft性相反來判斷放大器的同相端與反相端)圖3測量共模輸入范圍的原理圖圖4測量共模輸入范圍的電路圖圖5運放的輸入共模電壓范圍從圖中可以得到輸入共模范圍滿足設計指標（-1V2V）(3)測量輸出電壓范圍在單位增益結(jié)構(gòu)中，傳輸曲線的線性收到ICMR限制。若采用高增益結(jié)構(gòu)，傳輸曲線的線性部分與放大器輸出電壓擺幅一致，圖6為反相增益為10的結(jié)構(gòu)，通過Rl的電流會對輸出電壓擺幅產(chǎn)生很大的影響，要注意對其的選取，這里我們選取Rl=50KC,R=60KQ.圖8為輸出電壓范圍圖6測量輸出電壓范圍的原理圖圖7測量輸出電壓范圍的電路圖圖8輸出電壓的范圍可以看出輸出電壓擺率大概在-

14、2V2V之間，基本滿足要求(4)測量增益與相位裕度相位裕度是電路設計中的一個非常重要的指標，用于衡量負反饋系統(tǒng)的穩(wěn)定性，并能用來預測閉環(huán)系統(tǒng)階躍響應的過沖，定義為：運放增益的相位在增益交點頻率時(增益幅值等1的頻率點為增益交點)，與-180。相位的差值。圖9測量增益與相位裕度的原理圖(a)mylibsuzhou3schematic：May2212:37:14200971FileEditFrameGraphAxisTraceMarkerZoomToolsHelp昌人辨量圍西IB田歹Ui霸*月廿中第I國Label畫畫200；150-；ioo-i50o-iCH-500410注15。了生504phas

15、e 白gUn所白口ped(VF(7V0UT-)川 FfVriMNg。)I I B a I I II H I I I I I I III I I I I IH II II I < I I I IIIAC Response» 、Selection accumulate mode on(b)圖10運放的交流小信號分析從圖中看出，相位裕度63。，增益66dB,增益指標未達到，單位增益帶寬僅有4GB左右二、共模反饋結(jié)構(gòu)由于在高增益放大器中，輸出共模電平對器件的特性和失配相當敏感，而且不能通過差動反饋來達到穩(wěn)定。因此，必須增加共模反饋網(wǎng)絡來檢測兩個輸出端的共模電平,并有根據(jù)的調(diào)節(jié)放大器的一

16、個偏差電流。一般的共模反饋結(jié)構(gòu)如圖11所示，將共模反饋的任務分為3步：1）檢測輸出Voutl和Vout2的共模電平；2）同一個參考電壓Vref比較；3）將誤差送回放大器偏置網(wǎng)絡。輸共模電平為Vout,CM=（Voutl+Vout2）/2.其中Voutl,Vout2是兩個單端輸出端的電壓。如果應用電阻分壓器結(jié)構(gòu)（見圖12），則要求分壓電阻R1,R2必須比運算放大器的輸出阻抗大得多，但是套筒式運算放大器具有高輸出阻抗的特點，所以如果應用圖11的共模電平檢測結(jié)構(gòu)需要R1和R2相當大，并且還要求R1=R2,這在實際實現(xiàn)上有很大的困難。根據(jù)本電路特點本文提出另一種檢測共模電平的結(jié)構(gòu)，圖13說明了這種結(jié)構(gòu)

17、的原理。VDD共模電平 檢測電路圖11共模負反饋原理圖T圖12電阻檢測的共模反饋UaLlN圖15檢測第1級輸出共模電平原理圖共模反饋電路并未使用傳統(tǒng)的電阻或電容來讀取共模電平而是應用兩個單位增益緩沖器，這里應用了運算放大器的單位增益緩沖器的高輸入電阻的特點，從而避免使用大電阻.因為大電阻既不易制作，又會影響輸出擺幅.單位增益緩沖器的增益越高，越理想，電壓跟隨性能越好.目前確定共模電平的方法主要是使用兩個電容來來代替大電阻，然而電容又有其占用面積大和工藝上制作精度僅能達到±20%的缺點.采用這種結(jié)構(gòu)既能避免采用電容或電阻提取共模電平占用較大面積的缺點又可以達到同樣的提取共模電平的作用。

18、參考電壓的比較電路應用雙端輸入單端輸出的比較器的結(jié)構(gòu)，將M2,M3作為二極管連接器件，以達到低增益的特點.比較器的放大倍數(shù)通過對電路的小信號分析得到，其gm1,r01為M1的跨導和輸出電阻；gm2,ro2為M2的跨導和輸出電阻。共模反饋部分的完整電路圖由圖16給出,它是以上兩部分的綜合結(jié)構(gòu).應用此結(jié)構(gòu)不僅可以保證運算放大器第1級有穩(wěn)定的共模電平，而且它同時也是第2級放大電路的前饋電路網(wǎng)絡，起到穩(wěn)定后一級輸入共模電平的作用.通過對電路參數(shù)的調(diào)節(jié)可以使第1級的輸出共模電平維持在2.5V左右。圖16檢測輸出共模電平完整的電路圖二取得成果和存在問題1、共模輸入范圍的下限可以進一步提高。這時我們觀察計算

19、過程發(fā)現(xiàn)它主要由M5管來確定。為了能夠使范圍下限更小，我們加大M5管寬長比，以降低M5管的飽和電壓，這樣M7和M8的寬長比也要按比例往上調(diào)。當（W/L=50/1）可以實現(xiàn)指標。此時（W/L）7=144/1、（W/L）8=（W/L）5=50/1。這樣輸入共模范圍指標就提高了。2、gm6并不足夠大，需要加大M6管的寬長比來實現(xiàn)。以保證gm6能夠盡可能的大于10gm1,從而實現(xiàn)良好的相位裕度?？梢酝ㄟ^加大M7管來加大電流以達到增加gm6的目的。當然，也可以增加M6管的寬長比來實現(xiàn)。同時單位增益帶寬過低，可以通過提高gm1來實現(xiàn)提高GB值，但是注意給gm6帶來的負面影響。3、增益不夠大，只有66dB多

20、點。關于這一點，根據(jù)表達式，我們有幾種解決的方案：一種是可以加大M1和M6管來加大寬長比，以加大gm1和gm6;另一種，可以加大M1、M4、M6、M7中的管子的溝道長度（寬和長同比例增加），來增加各級的輸出電阻。但是同比例增加M4管寬和長要注意第三極點的位置（在x點處存在鏡像極點），寬和長的同比例增加會使得鏡像極點位置減小，這是因為管子的面積增大使得寄生電容加大。另外，我們還可以減小M7管寬長比，以減小Id7來提高增益。需要解決的問題，我們需要加大M6的寬長比（對以上三個方面都有正向作用），但是僅僅加大M6的寬長比，對于增益方面還不夠，還需要加大M1寬長比，使得gm1增加，使得GB值的問題也得

21、到解決。綜合以上問題的分析，我們加大M6的寬長比（1,2,3）,加大M7管寬長比（3）,同比例加大M1、M2、M3、M4、M6管的寬和長（3）,最終我們得到：表4運放中功率管的計算值與仿真值MOS管W/L（計算值）W/L（仿真值）M1、M22/1Nm8m/2mM3、M411m/1Nm22-/2-M5、M811-/1Nm50m/1NmM664%/1Rm210m/2mM732/1m225m/1Nm6、修改電路后的AC分析在共模輸入電壓分別為-1V和+2V以及0V的條件下做交流小信號分析，得到低頻小信號開環(huán)電壓增益的幅頻與相頻特性曲線，如圖17圖18FieE卅FrameGrapliJbd旨Trace

22、Marker的di。T電白I，Helpa 5 田田后營/,川陽寮OR/?？贏C Response1 口國75.CH10>£elert)an aceurmilw m0de onJI r59,e2ltltful和將 44+MH?, 0 QQ15% 10M-21 01-M&l-75.OI可 -M.QH -1QCH：比.jjTittriiMTiTTnvrT103ireq 也wr.>neHn：i圖17dc=0V時的小信號仿真，增益為80.91dB圖18 dc=2V時的小信號仿真，增益為73.12 dBAl： Regpoinse711D05D.D-0-5D.D-1 5 口|

23、打前白DwqUiwai砥d酬FfWOUT"例宜的即力）-150-5%103104 ID5歸口 (HZ)<>SeteclJDn自erumulalem口on.圖19 dc= -1V時的小信號仿真，增益為73.21dB表5三種共模輸入電壓下的運放小信號分析共模電壓0V2V-1V低頻增益80.9173.12dB73.21dBGB5.44MHz5.681MHz5.681MHz相位裕度59.82058.44058.4507、電源電壓抑制比測試因為在實際使用中的電源也含有紋波，在運算放大器的輸出中引入很大的噪聲，為了有效抑制電源噪聲對輸出信號的影響，需要了解電源上的噪聲是如何體現(xiàn)在運算

24、放大器的輸出端的。把從運放輸入到輸出的差模增益除以差模輸入為0時電源紋波到輸出的增益定義為運算放大器的電源抑制比，式中的vdd=0,vin=0指電壓源和輸入電壓的交流小信號為0,而不是指它們的直流電平。需要注意的是，電路仿真時，認為MO管都是完全一致的,沒有考慮制造時MOS的失配情況，因此仿真得到的PSRRB要比實際測量時好，因此在設計時要留有余量。PSRR=vdd=0in z0圖20電源抑制比的原理國當 n 閨!? z IIIT林 AiKIKii- M-lEEwnjtski marifl an.圖21正負PSRR的測試結(jié)果我們可以計算出低頻下正電源抑制比（PSRR+）為83.24dB,負電源

25、抑制比為（PSRR-）為83.24dB。8、運放轉(zhuǎn)換速率和建立時間分析轉(zhuǎn)換速率是指輸出端電壓變化的極限，它由所能提供的對電容充放電的最大電流決定。一般來說，擺率不受輸出級限制，而是由第一級的源/漏電流容量決定。建立時間是運算放大器受到小信號激勵時輸出達到穩(wěn)定值（在預定的容差范圍內(nèi)）所需的時間。較長的建立時間意味著模擬信號處理速率將降低。為了測量轉(zhuǎn)換速率和建立時間，將運算放大器輸出端與反相輸入端相連，如圖14所示,輸出端接10pF電容，同相輸入端加高、低電平分別為+2.5V和-2.5V,周期為10Ms無時間延遲的方波脈沖。因為單位增益結(jié)構(gòu)的反饋最大，從而導致最大的環(huán)路增益，所以能用做最壞情況測量，因此采用這種結(jié)構(gòu)來測量轉(zhuǎn)換速率和建立時間。得到的仿真圖如16。由圖16可以看出，建立時間約為0.5肉，在圖中波形的上升或下降期間，由波形的斜率可以確定擺率。經(jīng)計算得，上升沿的轉(zhuǎn)換速率SR+為11.6V/us,下降沿的轉(zhuǎn)換速率SR-為10.5V/us。VddVssHfc產(chǎn).，1h圖23測量擺率和建立時間的電路圖AC Response圖24擺率與建立時間219、CMRR的頻率響應測量差動放大器的一個重要特性就是其對共模擾動影響的抑制能力，實際上，運算放大器既不能是完全對稱的，電流源的輸出阻抗也不可能是無窮大的，因此共模輸入