第一章PIC-CPLD原理和系統(tǒng)設(shè)計(jì)

1、圖1.1 PIC單片機(jī)實(shí)物圖 圖1.2 PIC單片機(jī)內(nèi)部結(jié)構(gòu)可分為 ROM、EPROM、EEPROM、FLASHROM等四種類型。 圖1.3 PIC單片機(jī)系列及外形封裝圖1.4 PIC單片機(jī)分類與性能比較 表1.1 PIC 及 功能表表表1.2 1.2 常用的常用的PICPIC及其性能及其性能型 號(hào)C MT P A SP封價(jià)(日元)PIC16C5412 0.5/E 8x1 12 18 600 PIC16C54JW12 0.5/E 8x1 12 18 2k PIC16C5512 0.5/E 8x1 20 28 600 PIC16C5612 1/E 8x1 12 18 500 PIC16C56JW

2、12 1/U 8x1 12 18 2.5k PIC16C5712 2/E 8x1 20 28 500 PIC16C57JW12 2/U 8x1 20 28 2.5k PIC16C64A14 2/E 16+8 1 1 33 40 800 PIC16C64AJW14 2/E 16+8 1 1 33 40 2.5k PIC16C7114 1/E 8x1 4ch 13 18 1k PIC16C711JW14 1/E 8x1 4ch 13 18 2.5k 20世紀(jì)末，電子設(shè)計(jì)技術(shù)獲得了飛速的發(fā)展。在其影響下，現(xiàn)代電子產(chǎn)品及系統(tǒng)幾乎滲透到社會(huì)的各個(gè)領(lǐng)域，產(chǎn)品及系統(tǒng)的性能進(jìn)一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也愈來(lái)

3、愈快。系統(tǒng)設(shè)計(jì)分為模擬系統(tǒng)設(shè)計(jì)和數(shù)字系統(tǒng)設(shè)計(jì)，主要是數(shù)字系統(tǒng)設(shè)計(jì)，數(shù)字集成電路的應(yīng)用最為廣泛，集成電路的更新?lián)Q代也極為迅速。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSI，幾萬(wàn)門(mén)以上)以及許多具有特定功能的專用集成電路（ASIC）。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更傾向于自己設(shè)計(jì)專用集成電路芯片，并且要求ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且設(shè)計(jì)完成后要求立即投入實(shí)際應(yīng)用，基于這些需求出現(xiàn)了一種現(xiàn)場(chǎng)可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門(mén)陣列

4、(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。 其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件PLD（Programmable Logic Device），它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個(gè)“與”門(mén)和一個(gè)“或”門(mén)陣列組成，而任意一個(gè)組合邏輯都可以用“與一或”表達(dá)式來(lái)描述，所以，PLD能以乘積和的形式完成大量的組合邏輯功能。 盡管FPGA和CPLD都是可編程ASIC器件，有著以上的共同特點(diǎn)，但由于CPLD和FPGA結(jié)構(gòu)上的差異，也存在著明顯的區(qū)別: n CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時(shí)序邏輯。換句話說(shuō)，F(xiàn)PGA更適合于觸發(fā)器豐富的結(jié)構(gòu)，而CPL

5、D更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。 n CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測(cè)的，而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測(cè)性。n 在編程上FPGA比CPLD具有更大的靈活性。CPLD通過(guò)修改具有固定內(nèi)連電路的邏輯功能來(lái)編程，F(xiàn)PGA主要通過(guò)改變內(nèi)部連線的布線來(lái)編程；FPGA可在邏輯門(mén)下編程，而CPLD是在邏輯塊下編程。n FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。不過(guò)CPLD比FPGA使用起來(lái)更方便。CPLD的編程采用EEPROM或FASTFLASH技術(shù)，無(wú)需外部存儲(chǔ)器芯片，使用簡(jiǎn)單。而FPGA的編程信息需存放在外部存儲(chǔ)器上，使用方法復(fù)雜。n CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測(cè)性。這是由于FPGA是門(mén)級(jí)編程，而CPLD是邏輯塊級(jí)編程，并且其邏輯塊之間的互聯(lián)是集總式的。n CPLD保密性好，F(xiàn)PGA保密性差。 n 一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。n CPLD允許客戶在需要時(shí)僅訂購(gòu)所需要的數(shù)量，從而使客戶可控制庫(kù)存。采用固定邏輯器件的客戶經(jīng)常會(huì)面臨需要廢棄的過(guò)量庫(kù)存，而當(dāng)對(duì)其產(chǎn)品的需求高漲時(shí)，他們又可能為器件供貨不足所苦，并且不得不面對(duì)生產(chǎn)延遲的現(xiàn)實(shí)。 n CPLD甚至在設(shè)備付運(yùn)到客戶那兒以后還可以重新編程。事實(shí)上，由于有了可編程邏輯器件，一些設(shè)備制造商現(xiàn)在正在嘗試為已