一種低功耗容錯運(yùn)動估計(jì)硬件結(jié)構(gòu)

1、一種低功耗容錯運(yùn)動估計(jì)硬件結(jié)構(gòu)0引言在視頻編解碼系統(tǒng)的硬件實(shí)現(xiàn)中,運(yùn)動估計(jì)核約占編碼器總計(jì)算復(fù)雜度的66%94%。因此低功耗運(yùn)動估計(jì)的實(shí)現(xiàn)具有非常重要的意義。在此,針對工藝參數(shù)波動和(或)工作電壓超比例縮小(VOS)時可能產(chǎn)生的邏輯級時序錯誤,將VO豉術(shù)與差錯復(fù)原機(jī)制相結(jié)合,并將算法級容噪(ANT)設(shè)計(jì)集成到并行GEA吉構(gòu)中,實(shí)現(xiàn)了絕對差和模塊中的差錯檢測和糾正,降低了芯片的功耗。1 ANTCD*2GEA結(jié)構(gòu)在GEAT法中，一個大小為NXN的塊被劃分為2LX2L個大小為(N/2L)X(N/2L)?y淖涌楞5鼻翱楹退閹船械？據(jù)分別記為C和SoCS是當(dāng)前塊中一個子塊中所有像素的和,SS是一個候選塊

2、中一個子塊內(nèi)所有像素的和。亞采樣SAD(SSADCS和SS之間的絕對差之和。在計(jì)算完所有的SSAD(m,nX之后,可以找到具有最小的M個SSAD直的運(yùn)動向量(WTHXmWTBXi,WTHXnWTBXi),將第M個小的SSAD1記為SSADM最后,計(jì)算這？:?M個搜索位置對應(yīng)的SAD,以找出最終的運(yùn)動向量。這里取L=2,M=7。為了并行計(jì)算候選塊的SSAD將它們分為P個組。將m%P值相等的選塊劃分為一組,對于每組分別找出具有最小SSAD值的K個最可能的運(yùn)動向量，當(dāng)估計(jì)完所有SSAD1之后，進(jìn)一步計(jì)算KXP個搜索位置的SAD直，以得到最終的運(yùn)動向量。下面將以N=16,L=2,P=8,K=3為例,介

3、紹本文所提出的ANTCD*2GEA結(jié)構(gòu)。集成脈動模塊由24個脈動列PE和額外的加法器組成，脈動列PE中每個周期的輸入為一個4X1像素之和，同時產(chǎn)生4個4X4塊和。圖1所示的SSADW用于計(jì)算SSAD/SAD直。其中，每個A/D單元計(jì)算兩個8b樣本的絕對差。當(dāng)SSADW用于生成SSAD值時,其輸入為當(dāng)前塊的16個子塊和與一個候選塊的16個子塊和。當(dāng)SSADW用于計(jì)算SAD直時，輸入為當(dāng)前塊數(shù)據(jù)與候選塊數(shù)據(jù)行,其輸出送至一個16b的累加器,對于每個候選塊,計(jì)算SAD需要16個周期。將該SSADW的輸出記為SSADa(SADa)?才？在實(shí)際應(yīng)用中,這兩個假設(shè)都是容易滿足的。首先,由于MSSA計(jì)算過程

4、中的LSB特性，時序違反引起的差錯將發(fā)生在高位比特MSBs因此，當(dāng)MSSA映產(chǎn)生錯誤時,錯誤幅度較大,它滿足上述第一個條件。其次,與MSSA映相比，ISRCD*2SSAD塊的輸入數(shù)目減少為其1/m,時鐘頻率更低,計(jì)算量更小,功耗更低。因此,采用最壞情況設(shè)計(jì),該塊可以實(shí)現(xiàn)無差錯計(jì)算,它滿足第二個條件。圖3是ANTCD*2GE標(biāo)統(tǒng)的PE陣列中一個PE單元的結(jié)構(gòu)。其中,ANTCD*2SSAD模塊與比較器樹串行連接，比較器(CMP)W的功能是在一組候選塊中找到最小的K個SSAD直，或在KXP個塊中找出最小SAD值。2 功耗分析下面分別計(jì)算原MSSAD1塊與所提出的ANTCD*2SSAD莫塊的功耗,并將結(jié)果進(jìn)行對比。假設(shè)MSSAD勺常規(guī)設(shè)計(jì)中所采用的工作電壓為VddCD*2crit,當(dāng)電壓低于該值時,將引起時序違反。此時,總功率消耗為:得到的計(jì)算結(jié)果表明,該模塊的功率節(jié)省可以達(dá)到45%。在實(shí)際中,SSAD/SAD莫塊的功耗約占并行GE粽統(tǒng)功耗的35%,因此與原并行GEA吉構(gòu)相比，這里所提出的ANTCD*2GEA吉構(gòu)的總功耗可節(jié)省達(dá)16%。3 結(jié)語隨著集成電路工藝尺寸的不斷縮小,工藝變化和電學(xué)效應(yīng)等非理想因素對芯片的影響越來越嚴(yán)重。這里將VO敬術(shù)與差錯復(fù)原機(jī)制相結(jié)合,以并行GEA吉構(gòu)為基礎(chǔ),在關(guān)鍵的SSAD