EDA技術(shù)課程介紹

1、課堂教學(xué)：課堂教學(xué)：18 學(xué)時(shí)學(xué)時(shí)實(shí)驗(yàn)教學(xué)：實(shí)驗(yàn)教學(xué)：18 學(xué)時(shí)學(xué)時(shí)學(xué)學(xué) 分：分：2 學(xué)分學(xué)分 課程性質(zhì)：專業(yè)選修課課程性質(zhì)：專業(yè)選修課授課教師授課教師 楊秀芝楊秀芝 課程介紹課程介紹 課程講義課程講義本節(jié)內(nèi)容1.課程內(nèi)容介紹課程內(nèi)容介紹2.先修課程先修課程3.學(xué)習(xí)本課程的用途學(xué)習(xí)本課程的用途4.參考書(shū)籍參考書(shū)籍5.相關(guān)網(wǎng)絡(luò)資源相關(guān)網(wǎng)絡(luò)資源6.課時(shí)安排課時(shí)安排7.考核方式考核方式本課程的主要內(nèi)容v學(xué)習(xí)學(xué)習(xí) 如何使用如何使用 可編程邏輯器件可編程邏輯器件 進(jìn)行進(jìn)行 電子系統(tǒng)設(shè)計(jì)電子系統(tǒng)設(shè)計(jì) 的方法和步驟的方法和步驟課程的具體內(nèi)容v要學(xué)習(xí)的關(guān)鍵內(nèi)容要學(xué)習(xí)的關(guān)鍵內(nèi)容FPGA/CPLD芯片的結(jié)構(gòu)芯片的

2、結(jié)構(gòu)PFGA/CPLD芯片的使用芯片的使用v具體包含具體包含2個(gè)技術(shù)的掌握個(gè)技術(shù)的掌握硬件描述語(yǔ)言（硬件描述語(yǔ)言（VHDL）設(shè)計(jì)）設(shè)計(jì)QURATUR II設(shè)計(jì)軟件（或者設(shè)計(jì)軟件（或者M(jìn)AX+PLUS II等的等的使用）使用）先修課程v必須必須 具備具備數(shù)字邏輯電路數(shù)字邏輯電路v最好最好 具備具備C語(yǔ)言語(yǔ)言微機(jī)原理微機(jī)原理學(xué)習(xí)本課程有何用處？v復(fù)雜電子系統(tǒng)很大一部分使用復(fù)雜電子系統(tǒng)很大一部分使用CPLD/FPGA來(lái)完成，例如：來(lái)完成，例如：數(shù)字信號(hào)處理（數(shù)字信號(hào)處理（FFT,FILTER）通信系統(tǒng)中通信系統(tǒng)中 大量使用大量使用 CPLD/FPGA視頻與圖像系統(tǒng)中視頻與圖像系統(tǒng)中 大量使用大量使用

3、 CPLD/FPGA傳統(tǒng)數(shù)字邏輯芯片傳統(tǒng)數(shù)字邏輯芯片 正在被正在被 PLD 取代取代v用于芯片設(shè)計(jì)前的驗(yàn)證設(shè)計(jì)，是進(jìn)入芯片設(shè)計(jì)領(lǐng)域（用于芯片設(shè)計(jì)前的驗(yàn)證設(shè)計(jì)，是進(jìn)入芯片設(shè)計(jì)領(lǐng)域（ASIC）的必經(jīng)之路。的必經(jīng)之路。vFPGA正在取代部分正在取代部分CPU的功能，可將的功能，可將CPU和外圍邏輯電路和外圍邏輯電路集成在一塊集成在一塊FPGA芯片中。芯片中。CPLD/FPGA在通信系統(tǒng)中的應(yīng)用v各種信道編碼和解碼實(shí)現(xiàn)各種信道編碼和解碼實(shí)現(xiàn) AMI,CMI,HBD3,1B/10Bv信號(hào)的復(fù)用和解復(fù)用信號(hào)的復(fù)用和解復(fù)用v信號(hào)的調(diào)制信號(hào)的調(diào)制FSK,ASK,PSK,PPMv容錯(cuò)和檢錯(cuò)編碼容錯(cuò)和檢錯(cuò)編碼CR

4、C-4,CRC-32，v誤碼率檢測(cè)，信號(hào)同步，成幀誤碼率檢測(cè)，信號(hào)同步，成幀(Frame)v光纖通信：光纖通信：SDH,PON等等l參考參考 FPGA在在3G系統(tǒng)設(shè)備中的應(yīng)用前景系統(tǒng)設(shè)備中的應(yīng)用前景返回使用PLD器件的好處？1.PLD 是標(biāo)準(zhǔn)產(chǎn)品，在系統(tǒng)制造商購(gòu)買(mǎi)的時(shí)是標(biāo)準(zhǔn)產(chǎn)品，在系統(tǒng)制造商購(gòu)買(mǎi)的時(shí)候處于空白狀態(tài)。候處于空白狀態(tài)。2.只要用電信號(hào)編程該器件，就能使器件實(shí)只要用電信號(hào)編程該器件，就能使器件實(shí)現(xiàn)幾乎現(xiàn)幾乎無(wú)限的無(wú)限的專門(mén)的邏輯功能。專門(mén)的邏輯功能。3.PLD 使系統(tǒng)設(shè)計(jì)者能夠快速地實(shí)現(xiàn)定制的使系統(tǒng)設(shè)計(jì)者能夠快速地實(shí)現(xiàn)定制的邏輯功能以邏輯功能以滿足不同產(chǎn)品的需要滿足不同產(chǎn)品的需要，同

5、時(shí)又，同時(shí)又能讓能讓產(chǎn)品迅速上市產(chǎn)品迅速上市。參考書(shū)籍一一教材：教材：1.EDA技術(shù)實(shí)用教程技術(shù)實(shí)用教程，潘松、黃繼業(yè)編，科學(xué)出版社，潘松、黃繼業(yè)編，科學(xué)出版社，2006年年二二主要參考書(shū)：主要參考書(shū)：1.VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)，候伯亨候伯亨 顧新編，顧新編，西安電子科技大學(xué)出版社，西安電子科技大學(xué)出版社，1999年。年。2.Altera FPGA/CPLD設(shè)計(jì)（基礎(chǔ)篇），設(shè)計(jì)（基礎(chǔ)篇），EDA先鋒工作室先鋒工作室 王誠(chéng)、吳繼華等編，人民郵電出版社，王誠(chéng)、吳繼華等編，人民郵電出版社，2005年年7月。月。目錄目錄3.Altera FPGA/CPL

6、D設(shè)計(jì)（高級(jí)篇），設(shè)計(jì)（高級(jí)篇），EDA先鋒工作室先鋒工作室 吳繼華、王誠(chéng)等編，人民郵電出版社，吳繼華、王誠(chéng)等編，人民郵電出版社，2005年年7月。月。目錄目錄4.可編程邏輯器件原理、開(kāi)發(fā)與應(yīng)用可編程邏輯器件原理、開(kāi)發(fā)與應(yīng)用，趙曙光等編，趙曙光等編， 西安電子科技大學(xué)出版社，西安電子科技大學(xué)出版社，2000年。年。5.用用VHDL設(shè)計(jì)電子線路設(shè)計(jì)電子線路，S.Sjohoim、L.Lindl著著, 邊計(jì)年譯，邊計(jì)年譯， 清華大學(xué)出版社，清華大學(xué)出版社，2000年。年。相關(guān)網(wǎng)站v門(mén)戶和資源網(wǎng)站門(mén)戶和資源網(wǎng)站http:/ vhdl源代碼資源源代碼資源http:/www.fpga,com,cnv學(xué)習(xí)論

7、壇網(wǎng)址學(xué)習(xí)論壇網(wǎng)址http:/ 芯片主流公司官方網(wǎng)站芯片主流公司官方網(wǎng)站http:/ http:/ http:/http:/ http:/ 杭州康芯公司杭州康芯公司 EDA實(shí)驗(yàn)儀廠商實(shí)驗(yàn)儀廠商http:/ 深圳瑞芯公司深圳瑞芯公司 EDA開(kāi)發(fā)板廠商開(kāi)發(fā)板廠商更多（略）更多（略）結(jié)束語(yǔ)：我如何教你？v假如學(xué)生要得到假如學(xué)生要得到一瓢水一瓢水教師必須有教師必須有一桶水一桶水v假如教師只有假如教師只有一桶水一桶水我們要指引給學(xué)生了我們要指引給學(xué)生了一條河一條河，教會(huì)你游泳的技，教會(huì)你游泳的技巧，而不是喝水的本領(lǐng)巧，而不是喝水的本領(lǐng)謝謝同學(xué)們的課堂配合！The end.以下內(nèi)容 是講義的 有關(guān)名詞解釋

8、和說(shuō)明的 超連接可不閱讀。EDA學(xué)習(xí)網(wǎng)站和論壇（一）v EDA 門(mén)戶網(wǎng)站 二巨頭www.PLD 一個(gè)國(guó)內(nèi)最好的EDA門(mén)戶網(wǎng)站，包括ALTERA公司、XILINX公司等分類論壇，也有大量技術(shù)文章，人氣極旺的論壇。http:/ 人氣可和前者比肩，該網(wǎng)站還有一個(gè)“先鋒工作室先鋒工作室”，出版了很多EDA專業(yè)書(shū)籍EDA學(xué)習(xí)網(wǎng)站和論壇（二）v ALTERA、XILINX、latticese公司的官方網(wǎng)站http:/ http:/www.xilinx- v這2者均為大規(guī)模PLD和FPGAQ器件供應(yīng)商，為競(jìng)爭(zhēng)對(duì)手 http:/ v中小規(guī)模PLD器件、模擬PLD器件的主流供應(yīng)商有關(guān)軟件使用，芯片手冊(cè)，應(yīng)用筆記

9、，設(shè)計(jì)實(shí)例等應(yīng)有盡有。CADvCAD在早期是英文 Computer Aided Drafting (計(jì)算機(jī)輔助繪圖) 的縮寫(xiě)，隨著計(jì)算機(jī)軟、硬件技術(shù)的發(fā)展， 演變?yōu)?Computer Aided Design （計(jì)算機(jī)輔助設(shè)計(jì)）返回返回CAPPv計(jì)算機(jī)輔助工藝設(shè)計(jì)（Computer Aided Process Planning）的簡(jiǎn)稱v概念：利用計(jì)算機(jī)技術(shù)，輔助工藝人員設(shè)計(jì)零件 從毛坯從毛坯到成品到成品 的制造方法。v是將企業(yè)產(chǎn)品設(shè)計(jì)數(shù)據(jù) 轉(zhuǎn)換為產(chǎn)品制造數(shù)據(jù) 的一種技術(shù)。v是計(jì)算機(jī)集成制造系統(tǒng)（CIMS）的重要組成部分。返回返回FPGA在3G系統(tǒng)設(shè)備中的應(yīng)用前景vFPGA中具有豐富的資源比如大

10、量的LE資源，內(nèi)置的存儲(chǔ)器資源，針對(duì)DSP應(yīng)用的DSP BLOCK資源，豐富的IO資源，比如有專用的LVDS接口集成了定制的SERDES/DPA、專用的外部存儲(chǔ)器接口以及非常適合開(kāi)發(fā)DDR/DDR2、RLDRAM和QDRII存儲(chǔ)器的接口。豐富的時(shí)鐘網(wǎng)絡(luò)資源，GX器件增加了嵌入的收發(fā)器，非常有利于實(shí)現(xiàn)高速串行數(shù)據(jù)的收發(fā)。v下面我們從3G結(jié)構(gòu)的角度來(lái)分析FPGA在3G基礎(chǔ)設(shè)施的各個(gè)部分時(shí)所能扮演的角色和機(jī)會(huì)。( 更多 )v 返回返回FPGA 與 CPLD可編程邏輯器件（芯片）的分類vFPGA: Field Programmable Gate ArrayvCPLD: Complex Programmable Logic DevicevGAL: Generic Array LogicvPAL: Programmable Array Logicv本課程不介紹的PLD器件：模擬PLD器件返回返回課程內(nèi)容模擬PLD器件v在系統(tǒng)可編程器件可實(shí)現(xiàn)三種功能： （1）信號(hào)調(diào)理。是指能夠?qū)π盘?hào)進(jìn)行放大，衰減，濾波。（2）信號(hào)處理。是指信號(hào)進(jìn)行求和，求差，積分運(yùn)算。