(完整版)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)重點(diǎn)題解自考復(fù)習(xí)資料,DOC

1、海量資源，歡迎共閱第1章計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念1.1解釋下列術(shù)語(yǔ)層次結(jié)構(gòu)：按照計(jì)算機(jī)語(yǔ)言從低級(jí)到高級(jí)的次序， 把計(jì)算機(jī)系統(tǒng)按功 能劃分成多級(jí)層次結(jié)構(gòu)，每一層以一種不同的語(yǔ)言為特征。 這些層次 依次為：微程序機(jī)器級(jí)，傳統(tǒng)機(jī)器語(yǔ)言機(jī)器級(jí)，匯編語(yǔ)言機(jī)器級(jí)，高 級(jí)語(yǔ)言機(jī)器級(jí)，應(yīng)用語(yǔ)言機(jī)器級(jí)等。虛擬機(jī)：用軟件實(shí)現(xiàn)的機(jī)器。翻譯：先用轉(zhuǎn)換程序把高一級(jí)機(jī)器上的程序轉(zhuǎn)換為低一級(jí)機(jī)器上等效的程序，然后再在這低一級(jí)機(jī)器上運(yùn)行，實(shí)現(xiàn)程序的功能。,一、!， 1 IL一一一 I解釋?zhuān)簩?duì)于高一級(jí)機(jī)器上的程序中的每一條語(yǔ)句或指令， 都是轉(zhuǎn)去執(zhí) 行低一級(jí)機(jī)器上的一段等效程序。 執(zhí)行完后，再去高一級(jí)機(jī)器取下一 條語(yǔ)句或指令，再

2、進(jìn)行解釋執(zhí)行，如此反復(fù)，直到解釋執(zhí)行完整個(gè)程 序。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)：傳統(tǒng)機(jī)器程序員所看到的計(jì)算機(jī)屬性， 即概念性結(jié) X, |構(gòu)與功能特性。在計(jì)算機(jī)技術(shù)中，把這種本來(lái)存在的事物或?qū)傩裕珡哪撤N角度看又 好像不存在的概念稱(chēng)為透明性。計(jì)算機(jī)組成：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包含物理機(jī)器級(jí)中的數(shù)據(jù) 流和控制流的組成以及邏輯設(shè)計(jì)等。計(jì)算機(jī)實(shí)現(xiàn)：計(jì)算機(jī)組成的物理實(shí)現(xiàn)，包括處理機(jī)、主存等部件的物 理結(jié)構(gòu)，器件的集成度和速度，模塊、插件、底板的劃分與連接，信 號(hào)傳輸，電源、冷卻及整機(jī)裝配技術(shù)等。系統(tǒng)加速比：對(duì)系統(tǒng)中某部分進(jìn)行改進(jìn)時(shí)，改進(jìn)后系統(tǒng)性能提高的倍 數(shù)。Amdahl定律：當(dāng)對(duì)一個(gè)系統(tǒng)中的某個(gè)部件進(jìn)行改進(jìn)后，

3、 所能獲得的 整個(gè)系統(tǒng)性能的提高，受限于該部件的執(zhí)行時(shí)間占總執(zhí)行時(shí)間的百分 比。程序的局部性原理：程序執(zhí)行時(shí)所訪(fǎng)問(wèn)的存儲(chǔ)器地址不是隨機(jī)分布的， 而是相對(duì)地簇聚。包括時(shí)間局部性和空間局部性。cpi：每條指令執(zhí)行的平均時(shí)鐘周期數(shù)。：.1一測(cè)試程序套件：由各種不同的真實(shí)應(yīng)用程序構(gòu)成的一組測(cè)試程序，用來(lái)測(cè)試計(jì)算機(jī)在各個(gè)方面的處理性能。存儲(chǔ)程序計(jì)算機(jī)：馮諾依曼結(jié)構(gòu)計(jì)算機(jī)。其基本點(diǎn)是指令驅(qū)動(dòng)。程 序預(yù)先存放在計(jì)算機(jī)存儲(chǔ)器中，機(jī)器一旦啟動(dòng)，就能按照程序指定的 邏輯順序執(zhí)行這些程序，自動(dòng)完成由程序所描述的處理工作。系列機(jī)：由同一廠家生產(chǎn)的具有相同系統(tǒng)結(jié)構(gòu)、但具有不同組成和實(shí) X I現(xiàn)的一系列不同型號(hào)的計(jì)算機(jī)。

4、軟件兼容：一個(gè)軟件可以不經(jīng)修改或者只需少量修改就可以由一臺(tái)計(jì) 算機(jī)移植到另一臺(tái)計(jì)算機(jī)上運(yùn)行。差別只是執(zhí)行時(shí)間的不同。向上（下）兼容：按某檔計(jì)算機(jī)編制的程序，不加修改就能運(yùn)行于比 它高（低）檔的計(jì)算機(jī)。向后（前）兼容：按某個(gè)時(shí)期投入市場(chǎng)的某種型號(hào)計(jì)算機(jī)編制的程序， 不加修改地就能運(yùn)行于在它之后（前）投入市場(chǎng)的計(jì)算機(jī)。兼容機(jī)：由不同公司廠家生產(chǎn)的具有相同系統(tǒng)結(jié)構(gòu)的計(jì)算機(jī) 模擬：用軟件的方法在一臺(tái)現(xiàn)有的計(jì)算機(jī)（稱(chēng)為宿主機(jī)）上實(shí)現(xiàn)另一臺(tái)計(jì)算機(jī)（稱(chēng)為虛擬機(jī)）的指令系統(tǒng)。仿真：用一臺(tái)現(xiàn)有計(jì)算機(jī)（稱(chēng)為宿主機(jī)）上的微程序去解釋實(shí)現(xiàn)另一臺(tái)計(jì)算機(jī)（稱(chēng)為目標(biāo)機(jī)）的指令系統(tǒng)。并行性：計(jì)算機(jī)系統(tǒng)在同一時(shí)刻或者同一時(shí)間間

5、隔內(nèi)進(jìn)行多種運(yùn)算或 操作。只要在時(shí)間上相互重疊，就存在并行性。它包括同時(shí)性與并發(fā) 性?xún)煞N含義。時(shí)間重疊：在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分， 以加快硬件 /一、L_ f 、I周轉(zhuǎn)而贏得速度。資源重復(fù)：在并行性概念中引入空間因素，以數(shù)量取勝。通過(guò)重復(fù)設(shè) 置硬件資源，大幅度地提高計(jì)算機(jī)系統(tǒng)的性能。資源共享：這是一種軟件方法，它使多個(gè)任務(wù)按一定時(shí)間順序輪流使 用同一套硬件設(shè)備。,叫. I耦合度：反映多機(jī)系統(tǒng)中各計(jì)算機(jī)之間物理連接的緊密程度和交互作用能力的強(qiáng)弱。緊密耦合系統(tǒng)：又稱(chēng)直接耦合系統(tǒng)。在這種系統(tǒng)中，計(jì)算機(jī)之間的物 理連接的頻帶較高

6、，一般是通過(guò)總線(xiàn)或高速開(kāi)關(guān)互連，可以共享主存。松散耦合系統(tǒng)：又稱(chēng)間接耦合系統(tǒng)，一般是通過(guò)通道或通信線(xiàn)路實(shí)現(xiàn) 計(jì)算機(jī)之間的互連，可以共享外存設(shè)備（磁盤(pán)、磁帶等）。計(jì)算機(jī)之 間的相互作用是在文件或數(shù)據(jù)集一級(jí)上進(jìn)行。異構(gòu)型多處理機(jī)系統(tǒng)：由多個(gè)不同類(lèi)型、至少擔(dān)負(fù)不同功能的處理機(jī) 組成，它們按照作業(yè)要求的順序，利用時(shí)間重疊原理，依次對(duì)它們的 多個(gè)任務(wù)進(jìn)行加工，各自完成規(guī)定的功能動(dòng)作。同構(gòu)型多處理機(jī)系統(tǒng)：由多個(gè)同類(lèi)型或至少擔(dān)負(fù)同等功能的處理機(jī)組 成，它們同時(shí)處理同一作業(yè)中能并行執(zhí)行的多個(gè)任務(wù)。1.3計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的Flynn分類(lèi)法是按什么來(lái)分類(lèi)的？共分為 哪幾類(lèi)？答：Flynn分類(lèi)法是按照指令流和數(shù)據(jù)流的

7、多倍性進(jìn)行分類(lèi)。把 計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)分為：(1)單指令流單數(shù)據(jù)流SISD/一二 L_ J II(2)單指令流多數(shù)據(jù)流SIMD(3)多指令流單數(shù)據(jù)流MISD(4)多指令流多數(shù)據(jù)流MIMD1.4計(jì)算機(jī)系統(tǒng)設(shè)計(jì)中經(jīng)常使用的4個(gè)定量原理是什么？并說(shuō)出 它們的含義。I X. I答：(1)以經(jīng)常性事件為重點(diǎn)。在計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)中，對(duì)經(jīng)常 發(fā)生的情況，：賦予它優(yōu)先的處理權(quán)和資源使用權(quán)， 以得到更多的總體 上的改進(jìn)。(2) Amdahl定律。加快某部件執(zhí)行速度所獲得的系統(tǒng)性 能加速比，受限于該部件在系統(tǒng)中所占的重要性。(3) CPU性能公式。執(zhí)行一個(gè)程序所需的 CPU時(shí)間= ICXCPIX時(shí)鐘周期時(shí)間。(4)

8、 程序的局部性原理。程序在執(zhí)行時(shí)所訪(fǎng)問(wèn)地址的分布不是隨機(jī)的，而是相對(duì)地簇聚。1.7將計(jì)算機(jī)系統(tǒng)中某一功能的處理速度加快 10倍，但該功能的處理時(shí)間僅為整個(gè)系統(tǒng)運(yùn)行時(shí)間的 40%,則采用此增強(qiáng)功能方法后, 能使整個(gè)系統(tǒng)的性能提高多少？解由題可知：可改進(jìn)比例=40%=0.4部件加速比二10根據(jù)Amdahl定律可知：采用此增強(qiáng)功能方法后，能使整個(gè)系統(tǒng)的性能提高到原來(lái)的1.5625倍。第2章指令集結(jié)構(gòu)的分類(lèi)2.1解釋下列術(shù)語(yǔ)堆棧型機(jī)器：CP件存儲(chǔ)操作數(shù)的單元是堆棧的機(jī)器。累加器型機(jī)器：CP件存儲(chǔ)操作數(shù)的單元是累加器的機(jī)器。 一'一二 L_ 1X 、. I通用寄存器型機(jī)器：CP件存儲(chǔ)操作數(shù)的單元

9、是通用寄存器的機(jī)器。CISC：復(fù)雜指令集計(jì)算機(jī)RISC：精簡(jiǎn)指令集計(jì)算機(jī)尋址方式：指令系統(tǒng)中如何形成所要訪(fǎng)問(wèn)的數(shù)據(jù)的地址。一般來(lái)X. I說(shuō)，尋址方式可以指明指令中的操作數(shù)是一個(gè)常數(shù)、一個(gè)寄存器操作數(shù)或者是一個(gè)存儲(chǔ)器操作數(shù)。數(shù)據(jù)表示：硬件結(jié)構(gòu)能夠識(shí)別、指令系統(tǒng)可以直接調(diào)用的那些數(shù)據(jù)結(jié)構(gòu)。2.2區(qū)別不同指令集結(jié)構(gòu)的主要因素是什么？根據(jù)這個(gè)主要因素可將指令集結(jié)構(gòu)分為哪3類(lèi)？答：區(qū)別不同指令集結(jié)構(gòu)的主要因素是 CP件用來(lái)存儲(chǔ)操作數(shù)的存儲(chǔ)單元。據(jù)此可將指令系統(tǒng)結(jié)構(gòu)分為堆棧結(jié)構(gòu)、累加器結(jié)構(gòu)和通用寄存器結(jié)構(gòu)。2.3常見(jiàn)的3種通用寄存器型指令集結(jié)構(gòu)的優(yōu)缺點(diǎn)有哪些?指令系統(tǒng)結(jié)構(gòu)類(lèi)型優(yōu)點(diǎn)缺點(diǎn)寄存器-寄存器型（0,

10、 3）指令字長(zhǎng)固定，指令結(jié)構(gòu)簡(jiǎn) 潔，是一種簡(jiǎn)單的代碼生成 模型，各種指令的執(zhí)行時(shí)鐘 周期數(shù)相近。與指令中含存儲(chǔ)器操作數(shù)的指令系統(tǒng)結(jié)構(gòu)相比， 指令條數(shù)多，目標(biāo)代碼不夠緊湊，因而程序占用 的空間比較大。寄存器-存儲(chǔ)器型（1 , 2）可以在ALU指令中直接對(duì)存 儲(chǔ)器操作數(shù)進(jìn)行引用，而不 必先用load指令進(jìn)行加載。 容易對(duì)指令進(jìn)行編碼，目標(biāo) 代碼比較緊湊。由于有一個(gè)操作數(shù)的內(nèi)容將被破壞，所以指令中 的兩個(gè)操作數(shù)不對(duì)稱(chēng)。在一條指令中同時(shí)對(duì)寄存 器操作數(shù)和存儲(chǔ)器操作數(shù)進(jìn)行編碼，有可能限制 指令所能夠表示的寄存器個(gè)數(shù)。指令的執(zhí)行時(shí)鐘 周期數(shù)因操作數(shù)的來(lái)源 （寄存器或存儲(chǔ)器）不同 而差別比較大。.存儲(chǔ)器-存

11、儲(chǔ)器型（2, 2）或（3, 3）目標(biāo)代碼最緊湊，不需要設(shè) 置寄存器來(lái)保存變量。指令字長(zhǎng)變化很大，特別是3操作數(shù)指令。而且 每條指令完成的工作也差別很大。對(duì)存儲(chǔ)器的頻 繁訪(fǎng)問(wèn)會(huì)使存儲(chǔ)器成為瓶頸。這種類(lèi)型的指令系 統(tǒng)現(xiàn)在已不用了。2.4指令集應(yīng)滿(mǎn)足哪幾個(gè)基本要求？答：對(duì)指令集的基本要求是：完整性、規(guī)整性、高效率和兼容性。完整性是指在一個(gè)有限可用的存儲(chǔ)空間內(nèi)， 對(duì)于任何可解的問(wèn)題, 編制計(jì)算程序時(shí)，指令集所提供的指令足夠使用。規(guī)整性主要包括對(duì)稱(chēng)性和均勻性。對(duì)稱(chēng)性是指所有與指令集有關(guān) 的存儲(chǔ)單元的使用、操作碼的設(shè)置等都是對(duì)稱(chēng)的。均勻性是指對(duì)于各 種不同的操作數(shù)類(lèi)型、字長(zhǎng)、操作種類(lèi)和數(shù)據(jù)存儲(chǔ)單元，指令的

12、設(shè)置 都要同等對(duì)待。高效率是指指令的執(zhí)行速度快、使用頻度高。2.5 指令集結(jié)構(gòu)設(shè)計(jì)所涉及的內(nèi)容有哪些？答：（1）指令集功能設(shè)計(jì)：主要有 RISC和CISC兩種技術(shù)發(fā)展方 向；（2）尋址方式的設(shè)計(jì)：設(shè)置尋址方式可以通過(guò)對(duì)基準(zhǔn)程序進(jìn)行測(cè) 試統(tǒng)計(jì)，察看各種尋址方式的使用頻率，根據(jù)適用頻率設(shè)置必要的尋 址方式。（3）操作數(shù)表示和操作數(shù)類(lèi)型：主要的操作數(shù)類(lèi)型和操作數(shù) 表示的選擇有：浮點(diǎn)數(shù)據(jù)類(lèi)型、整型數(shù)據(jù)類(lèi)型、字符型、十進(jìn)制數(shù)據(jù) 類(lèi)型等等。（4）尋址方式的表示：可以將尋址方式編碼于操作碼中， 也可以將尋址方式作為一個(gè)單獨(dú)的域來(lái)表示。（5）指令集格式的設(shè)計(jì)： 有變長(zhǎng)編碼格式、固定長(zhǎng)度編碼格式和混合型編碼格式

13、3種。2.6 簡(jiǎn)述CISC指令集結(jié)構(gòu)功能設(shè)計(jì)的主要目標(biāo)。 從當(dāng)前的計(jì)算機(jī) 技術(shù)觀點(diǎn)來(lái)看，CISC指令集結(jié)構(gòu)的計(jì)算機(jī)有什么缺點(diǎn)？答：主要目標(biāo)是增強(qiáng)指令功能，把越來(lái)越多的功能交由硬件來(lái)實(shí) 現(xiàn)，并且指令的數(shù)量也是越來(lái)越多。缺點(diǎn)：（1）CISC結(jié)構(gòu)的指令集中，各種指令的使用頻率相差懸殊。（2） CISC結(jié)構(gòu)指令的復(fù)雜性帶來(lái)了計(jì)算機(jī)體系結(jié)構(gòu)的復(fù)雜性，這不 僅增加了研制時(shí)間和成本，而且還容易造成設(shè)計(jì)錯(cuò)誤。（3） CISC結(jié)構(gòu)指令集的復(fù)雜性給 VLSI設(shè)計(jì)增加了很大負(fù)擔(dān)，不利于單片集成。（4） CISC結(jié)構(gòu)的指令集中，許多復(fù)雜指令需要很復(fù)雜的操作，因而 運(yùn)行速度慢。（5）在CISC結(jié)構(gòu)的指令集中，由于各條指

14、令的功能不均 衡性，不利于采用先進(jìn)的計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)（如流水技術(shù)）來(lái)提高 系統(tǒng)的性能。2.7 簡(jiǎn)述RISC指令集結(jié)構(gòu)的設(shè)計(jì)原則。答（1）選取使用頻率最高的指令，并補(bǔ)充一些最有用的指令；（2）每條指令的功能應(yīng)盡可能簡(jiǎn)單，并在一個(gè)機(jī)器周期內(nèi)完成；（3） 1 / y I I所有指令長(zhǎng)度均相同；（4）只有Load和Store操作指令才訪(fǎng)問(wèn)存儲(chǔ) 器，其它指令操作均在寄存器之間進(jìn)行；（5）以簡(jiǎn)單有效的方式支持 高級(jí)語(yǔ)言。2.8 指令中表示操作數(shù)類(lèi)型的方法有哪幾種？答：操作數(shù)類(lèi)型有兩種表示方法：（1）操作數(shù)的類(lèi)型由操作碼的 編碼指定，這是最常見(jiàn)的一種方法；（2）數(shù)據(jù)可以附上由硬件解釋的 標(biāo)記，由這些標(biāo)記指

15、定操作數(shù)的類(lèi)型，從而選擇適當(dāng)?shù)倪\(yùn)算。2.9 表示尋址方式的主要方法有哪些？簡(jiǎn)述這些方法的優(yōu)缺點(diǎn)。答：表示尋址方式有兩種常用的方法：（1）將尋址方式編于操作碼中，由操作碼在描述指令的同時(shí)也描述了相應(yīng)的尋址方式。這種方式譯碼快，但操作碼和尋址方式的結(jié)合不僅增加了指令的條數(shù)，導(dǎo)致 了指令的多樣性，而且增加了 CPU寸指令譯碼的難度。（2）為每個(gè)操 作數(shù)設(shè)置一個(gè)地址描述符，由該地址描述符表示相應(yīng)操作數(shù)的尋址方 式。這種方式譯碼較慢，但操作碼和尋址獨(dú)立，易于指令擴(kuò)展。2.10 通常有哪幾種指令格式，請(qǐng)簡(jiǎn)述其適用范圍。答：（1）變長(zhǎng)編碼格式。如果系統(tǒng)結(jié)構(gòu)設(shè)計(jì)者感興趣的是程序的目標(biāo)代碼大小，而不是性能，就可

16、以采用變長(zhǎng)編碼格式。（2）固定長(zhǎng)度編碼格式。如果感興趣的是性能，而不是程序的目標(biāo)代碼大小，則可以選擇固定長(zhǎng)度編碼格式。（3）混合型編碼格式。需要兼顧降低目標(biāo)代碼長(zhǎng)度和降低譯碼復(fù)雜度時(shí)，可以采用混合型編碼格式。2.11 根據(jù)CPU性能公式簡(jiǎn)述RISC指令集結(jié)構(gòu)計(jì)算機(jī)和CISC 指令集結(jié)構(gòu)計(jì)算機(jī)的性能特點(diǎn)。答：CPU性能公式：CPU時(shí)間=ICXCPIXT其中，IC為目標(biāo)程序被執(zhí)行的指令條數(shù)，CPI為指令平均執(zhí)行周期數(shù)，T是時(shí)鐘周期的時(shí)間。'j"'"相同功能的CISC目標(biāo)程序的指令條數(shù)ICcisc少于RISC的ICrisc, 但是 CISC 的 CPIcisc 和

17、 Tcisc 都大于 RISC 的 CPIrisc和 Trisc,因此， CISC目標(biāo)程序的執(zhí)行時(shí)間比 RISC的更長(zhǎng)。第3章流水線(xiàn)技術(shù)3.2 指令的執(zhí)行可采用順序執(zhí)行、重疊執(zhí)行和流水線(xiàn)三種方式， 它們的主要區(qū)別是什么？各有何優(yōu)缺點(diǎn)。答：（1）指令的順序執(zhí)行是指指令與指令之間順序串行。即上一條指令全部執(zhí)行完后，才能開(kāi)始執(zhí)行下一條指令。優(yōu)點(diǎn)：控制簡(jiǎn)單，節(jié)省設(shè)備。缺點(diǎn)：執(zhí)行指令的速度慢，功能部 件的利用率低。（2）指令的重疊指令是在相鄰的指令之間，讓第 k條指令與取 第k+l條指令同時(shí)進(jìn)行。重疊執(zhí)行不能加快單條指令的執(zhí)行速度，但 在硬件增加不多的情況下，可以加快相鄰兩條指令以及整段程序的執(zhí) 行速度

18、。與順序方式相比，功能部件的利用率提高了，控制變復(fù)雜了。（3）指令的流水執(zhí)行是把一個(gè)指令的執(zhí)行過(guò)程分解為若干個(gè)子 過(guò)程，每個(gè)子過(guò)程由專(zhuān)門(mén)的功能部件來(lái)實(shí)現(xiàn)。把多個(gè)處理過(guò)程在時(shí)間上錯(cuò)開(kāi)，依次通過(guò)各功能段，每個(gè)子過(guò)程與其它的子過(guò)程并行進(jìn)行。 依靠提高吞吐率來(lái)提高系統(tǒng)性能。流水線(xiàn)中各段的時(shí)間應(yīng)盡可能相等3.3 簡(jiǎn)述先行控制的基本思想。答：先行控制技術(shù)是把緩沖技術(shù)和預(yù)處理技術(shù)相結(jié)合。緩沖技術(shù) 是在工作速度不固定的兩個(gè)功能部件之間設(shè)置緩沖器，用以平滑它們的工作。預(yù)處理技術(shù)是指預(yù)取指令、對(duì)指令進(jìn)行加工以及預(yù)取操作數(shù) 等。采用先行控制方式的處理機(jī)內(nèi)部設(shè)置多個(gè)緩沖站，用于平滑主存、 指令分析部件、運(yùn)算器三者之間

19、的工作。這樣不僅使它們都能獨(dú)立地 工作，充分忙碌而不用相互等待，而且使指令分析部件和運(yùn)算器分別 能快速地取得指令和操作數(shù)，大幅度地提高指令的執(zhí)行速度和部件的 效率。這些緩沖站都按先進(jìn)先出的方式工作，而且都是由一組若干個(gè) 能快速訪(fǎng)問(wèn)的存儲(chǔ)單元和相關(guān)的控制邏輯組成。采用先行控制技術(shù)可以實(shí)現(xiàn)多條指令的重疊解釋執(zhí)行。3.4 設(shè)一條指令的執(zhí)行過(guò)程分成取指令、分析指令和執(zhí)行指令三 個(gè)階段，每個(gè)階段所需的時(shí)間分別為 t、zt和2zt。分別求出下列 各種情況下，連續(xù)執(zhí)行N條指令所需的時(shí)間。(1)順序執(zhí)行方式；(2)只有“取指令”與“執(zhí)行指令”重疊；(3) “取指令”、“分析指令”與“執(zhí)行指令”重疊。解：(1)

20、每條指令的執(zhí)行時(shí)間為： t + At + 2At = 4At連續(xù)執(zhí)行N條指令所需的時(shí)間為：4NAt(2)連續(xù)執(zhí)行N條指令所需的時(shí)間為：4At+3 (N-1) At = (3N + 1) At(3)連續(xù)執(zhí)行N條指令所需的時(shí)間為：4At+2 (N-1) At = (2N+2) At-3.5 簡(jiǎn)述流水線(xiàn)技術(shù)的特點(diǎn)。答：流水技術(shù)有以下特點(diǎn)：(1)流水線(xiàn)把一個(gè)處理過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子過(guò)程 由一個(gè)專(zhuān)門(mén)的功能部件來(lái)實(shí)現(xiàn)。因此，流水線(xiàn)實(shí)際上是把一個(gè)大的處 理功能部件分解為多個(gè)獨(dú)立的功能部件，并依靠它們的并行工作來(lái)提 高吞吐率。(2)流水線(xiàn)中各段的時(shí)間應(yīng)盡可能相等，否則將引起流水線(xiàn)堵 塞和斷流。(3)

21、流水線(xiàn)每一個(gè)功能部件的前面都要有一個(gè)緩沖寄存器，稱(chēng) 為流水寄存器。(4)流水技術(shù)適合于大量重復(fù)的時(shí)序過(guò)程，只有在輸入端不斷 地提供任務(wù)，才能充分發(fā)揮流水線(xiàn)的效率。(5)流水線(xiàn)需要有通過(guò)時(shí)間和排空時(shí)間。在這兩個(gè)時(shí)間段中， 流水線(xiàn)都不是滿(mǎn)負(fù)荷工作。3.6 解決流水線(xiàn)瓶頸問(wèn)題有哪兩種常用方法？答：細(xì)分瓶頸段與重復(fù)設(shè)置瓶頸段3.7 減少流水線(xiàn)分支延遲的靜態(tài)方法有哪些？答：(1)預(yù)測(cè)分支失敗：沿失敗的分支繼續(xù)處理指令，就好象什 么都沒(méi)發(fā)生似的。當(dāng)確定分支是失敗時(shí)，說(shuō)明預(yù)測(cè)正確，流水線(xiàn)正常 流動(dòng)；當(dāng)確定分支是成功時(shí)，流水線(xiàn)就把在分支指令之后取出的指令 轉(zhuǎn)化為空操作，并按分支目標(biāo)地址重新取指令執(zhí)行。(2)預(yù)

22、測(cè)分支成功：當(dāng)流水線(xiàn)ID段檢測(cè)到分支指令后，一旦計(jì) 算出了分支目標(biāo)地址，就開(kāi)始從該目標(biāo)地址取指令執(zhí)行。(3)延遲分支：主要思想是從邏輯上“延長(zhǎng)”分支指令的執(zhí)行 時(shí)間。把延遲分支看成是由原來(lái)的分支指令和若干個(gè)延遲梢構(gòu)成。不管分支是否成功，都要按順序執(zhí)行延遲梢中的指令。3種方法的共同特點(diǎn)：它們對(duì)分支的處理方法在程序的執(zhí)行過(guò)程 中始終是不變的。它們要么總是預(yù)測(cè)分支成功，要么總是預(yù)測(cè)分支失 敗。3.8 簡(jiǎn)述延遲分支方法中的三種調(diào)度策略的優(yōu)缺點(diǎn)。調(diào)度策略對(duì)調(diào)度的要求對(duì)流水線(xiàn)性能改善的影響從前調(diào)度分支必須不依賴(lài)于被調(diào)度的指令總是可以有效提高流水線(xiàn)性能從目標(biāo)處調(diào)度如果分支轉(zhuǎn)移失敗，必須保證被調(diào)度的指令對(duì)程

23、序的執(zhí)行沒(méi)有影響，可能需要復(fù)制被調(diào)度指令分支轉(zhuǎn)移成功時(shí)，可以提高流水線(xiàn)性能。 但由于復(fù)制指令，可能加大程序空間從失敗處調(diào)度如果分支轉(zhuǎn)移成功，必須保證被調(diào)度的指令對(duì)程 序的執(zhí)行沒(méi)有影響分支轉(zhuǎn)移失敗時(shí)，可以提高流水線(xiàn)性能3.9列舉出下面循環(huán)中的所有相關(guān)，包括輸出相關(guān)、反相關(guān)、真相關(guān)for（i=2;i<100;i=i+1）ai=bi+ai;/*s1*lci+1=ai+di;/*s2*/ai-1=2*bi;/*s3*/bi+1=2*bi;/*s4*/解：展開(kāi)循環(huán)兩次：ai=bi+ai;/*s1*/ci+1=ai+di;/*s2*/ai-1=2*bi;/*s3*/bi+1=2*bi;/*s4*/a

24、i+1=bi+1+ai+1;/*s1' */ci+2=ai+1+di+1;/*s2' */ai=2*bi+1;/*s3'*/bi+2=2*bi+1;/*s4'*/輸出相關(guān)：無(wú)反相關(guān)：無(wú)真相關(guān):一 S1&S2由于循環(huán)引入的相關(guān)：S4&S4'（真相關(guān)）、S1' &S4 （真相關(guān)）、 S3' &S4 （真相關(guān)）、S1&S3'（輸出相關(guān)、反相關(guān)）、S2&S3'（反相 關(guān)）。3.12 有一指令流水線(xiàn)如下所示（1）求連續(xù)輸入10條指令，該流水線(xiàn)的實(shí)際吞吐率和效率；（2）該流水線(xiàn)的“瓶頸”

25、在哪一段？請(qǐng)采取兩種不同的措施消 除此“瓶頸”。對(duì)于你所給出的兩種新的流水線(xiàn)，連續(xù)輸入 10條指令時(shí)，其實(shí)際吞吐率和效率各是多少？解：（2）瓶頸在3、4段變成八級(jí)流水線(xiàn)(細(xì)分)重復(fù)設(shè)置部件3.14有一條靜態(tài)多功能流水線(xiàn)由5段組成，加法用1、3、4、5 段，乘法用1、2、5段，第3段的時(shí)間為2At,其余各段的時(shí)間均 為工而且流水線(xiàn)的輸出可以直接返回輸入端或暫存于相應(yīng)的流水寄存器中?，F(xiàn)要在該流水線(xiàn)上計(jì)算，畫(huà)出其時(shí)空?qǐng)D， 并計(jì)算其吞吐率、加速比和效率。加法解： 適合于 算法。對(duì) 計(jì)算AI A3 + B3 計(jì)算(Ai B2) 和首先，應(yīng)選擇 流水線(xiàn)工作的 于本題，應(yīng)先 + B1、A2 + B2、 和A

26、4 + B4；百 + Bi) x (A2 + (A3+B3)X(A4Bi B2 B3 B4B DCX D+ B4)；然后求總的結(jié)果。其次，畫(huà)出完成該計(jì)算的時(shí)空?qǐng)D，如圖所示，圖中陰影部分表示 該段在工作。由圖可見(jiàn)，它在18個(gè)At時(shí)間中，給出了 7個(gè)結(jié)果。所以吞吐 率為：如果不用流水線(xiàn)，由于一次求積需 3At, 一次求和需5At,則 產(chǎn)生上述7個(gè)結(jié)果共需(4+3X3) At=29 Ato所以加速比為：該流水線(xiàn)的效率可由陰影區(qū)的面積和5個(gè)段總時(shí)空區(qū)的面積的比值求得：3.15動(dòng)態(tài)多功能流水線(xiàn)由6個(gè)功能段組成，如下圖：其中，S1、S4、S5、S6組成乘法流水線(xiàn)，S1、S2、S3、S6組成加法流水線(xiàn)，各個(gè)

27、功能段時(shí)間均為50ns，假設(shè)該流水線(xiàn)的輸出結(jié)果可以直接返回輸入端，而且設(shè)置有足夠的緩沖寄存器，若以最快的方5式用該流水計(jì)算：XiyiZii 1（1） 畫(huà)出時(shí)空?qǐng)D；（2） 計(jì)算實(shí)際的吞吐率、加速比和效率。解：機(jī)器一共要做10次乘法，4次加法 第5章存儲(chǔ)層次5.2 簡(jiǎn)述“ Cache 一主存”層次與“主存一輔存”層次的區(qū)答：薦wm 比較項(xiàng)目“ Cache 一主存”層次“主存一輔存”層次目的為了彌補(bǔ)主存速度的不足為了彌補(bǔ)主存容量的不足存儲(chǔ)管理的實(shí)現(xiàn)全部由專(zhuān)用硬件實(shí)現(xiàn)主要由軟件實(shí)現(xiàn)訪(fǎng)問(wèn)速度的比值（第一級(jí)比第二級(jí)）幾比一幾萬(wàn)比一典型的塊（頁(yè)）大小幾十個(gè)字節(jié)幾百到幾千個(gè)字節(jié)CPU對(duì)第二級(jí)的訪(fǎng)問(wèn)方式可直接訪(fǎng)

28、問(wèn)均通過(guò)第一級(jí)不命中時(shí)CPU是否切換不切換切換到其它進(jìn)程5.3地址映象方法有哪幾種？它們各有什么優(yōu)缺點(diǎn)?答：（1）全相聯(lián)映象。實(shí)現(xiàn)查找的機(jī)制復(fù)雜，代價(jià)高，速度慢。Cache'；空間的利用率較高，塊沖突概率較低，因而 Cache的失效 率也低。（2）直接映象。實(shí)現(xiàn)查找的機(jī)制簡(jiǎn)單，速度快。Cache空間的利用率較低，塊沖突概率較高，因而Cache的失效率也高。（3） 組相聯(lián)映象。組相聯(lián)是直接映象和全相聯(lián)的一種折衷。5.4 降低Cache失效率有哪幾種方法？簡(jiǎn)述其基本思想。答：常用的降低Cache失效率的方法有下面幾種：（1）增加Cache 塊大小。增加塊大小利用了程序的空間局部 性。(2)

29、 增加Cache 的容量。(3)提高相聯(lián)度，降低沖突失效。(4)偽相聯(lián)Cache ,降低沖突失效。當(dāng)對(duì)偽相聯(lián)Cache進(jìn)行 訪(fǎng)問(wèn)時(shí)，首先是按與直接映象相同的方式進(jìn)行訪(fǎng)問(wèn)。如果命中，則從 相應(yīng)的塊中取出所訪(fǎng)問(wèn)的數(shù)據(jù)，送給CPU,訪(fǎng)問(wèn)結(jié)束。如果不命中， 就將索引字段的最高位取反，然后按照新索引去尋找“偽相聯(lián)組”中 的對(duì)應(yīng)塊。如果這一塊的標(biāo)識(shí)匹配，則稱(chēng)發(fā)生了 “偽命中”。否則， 就訪(fǎng)問(wèn)下一級(jí)存儲(chǔ)器。(5)硬件預(yù)取技術(shù)。在處理器提出訪(fǎng)問(wèn)請(qǐng)求前預(yù)取指令和數(shù)據(jù)。 1L_ I(6)由編譯器控制的預(yù)取，硬件預(yù)取的替代方法，在編譯時(shí)加 入預(yù)取的指令，在數(shù)據(jù)被用到之前發(fā)出預(yù)取請(qǐng)求。(7)編譯器優(yōu)化，通過(guò)對(duì)軟件的優(yōu)

30、化來(lái)降低失效率。(8) “犧牲" Cache 。在Cache和其下一級(jí)存儲(chǔ)器的數(shù)據(jù)通 路之間增設(shè)一個(gè)全相聯(lián)的小 Cache ,存放因沖突而被替換出去的那 X. I些塊。每當(dāng)發(fā)生不命中時(shí)，在訪(fǎng)問(wèn)下一級(jí)存儲(chǔ)器之前，先檢查“犧牲” Cache中是否含有所需的塊。如果有，就將該塊與 Cache中某個(gè) 塊做交換，把所需的塊從“犧牲" Cache調(diào)入Cache 。5.5 簡(jiǎn)述減小Cache失效開(kāi)銷(xiāo)的幾種方法。答：讓讀失效優(yōu)先于寫(xiě)、寫(xiě)緩迎合并、請(qǐng)求字處理技術(shù)、非阻塞 Cache 或非鎖定Cache 技術(shù)、采用二級(jí) Cache 。5.6 通過(guò)編譯器對(duì)程序優(yōu)化來(lái)改進(jìn)Cache性能的方法有哪幾

31、種? 簡(jiǎn)述其基本思想。答：(1)數(shù)組合并。通過(guò)提高空間局部性來(lái)減少失效次數(shù)。有些 程序同時(shí)用相同的索引來(lái)訪(fǎng)問(wèn)若干個(gè)數(shù)組的同一維，這些訪(fǎng)問(wèn)可能會(huì)相互干擾，導(dǎo)致沖突失效，可以將這些相互獨(dú)立的數(shù)組合并成一個(gè)復(fù) 合數(shù)組，使得一個(gè)Cache塊中能包含全部所需元素。(2)內(nèi)外循環(huán) 交換。循環(huán)嵌套時(shí)，程序沒(méi)有按數(shù)據(jù)在存儲(chǔ)器中的順序訪(fǎng)問(wèn)。只要簡(jiǎn) 單地交換內(nèi)外循環(huán)，就能使程序按數(shù)據(jù)在存儲(chǔ)器中的存儲(chǔ)順序進(jìn)行訪(fǎng) 問(wèn)。(3)循環(huán)融合。有些程序含有幾部分獨(dú)立的程序段，它們用相同 的循環(huán)訪(fǎng)問(wèn)同樣的數(shù)組，對(duì)相同的數(shù)據(jù)作不同的運(yùn)算。通過(guò)將它們?nèi)?合成一個(gè)單一循環(huán)，能使讀入Cache的數(shù)據(jù)被替換出去之前得到反 復(fù)的使用。(4)

32、分塊。通過(guò)改進(jìn)時(shí)間局部性來(lái)減少失效。分塊不是對(duì) 數(shù)組的整行或整列進(jìn)行訪(fǎng)問(wèn)，而是對(duì)子矩陣或塊進(jìn)行操作。5.7 在“ Cache 一主存”層次中，主存的更新算法有哪兩種？它 們各有什么特點(diǎn)？答：(1)寫(xiě)直達(dá)法。易于實(shí)現(xiàn)，而且下一級(jí)存儲(chǔ)器中的數(shù)據(jù)總是 最新的。(2)寫(xiě)回法。速度快，“寫(xiě)”操作能以Cache存儲(chǔ)器的速度進(jìn) 行。而且對(duì)于同一單元的多個(gè)寫(xiě)最后只需一次寫(xiě)回下一級(jí)存儲(chǔ)器， 有 些“寫(xiě)”只到達(dá)Cache ,不到達(dá)主存，因而所使用的存儲(chǔ)器頻帶較5.8 組相聯(lián)Cache 的失效率比相同容量直接映象 Cache 的失 效率低。由此能否得出結(jié)論：采用組相聯(lián)一定能帶來(lái)性能上的提高？答：不一定。因?yàn)榻M相聯(lián)命

33、中率的提高是以增加命中時(shí)間為代價(jià) 的，組相聯(lián)需要增加多路選擇開(kāi)關(guān)。5.9 寫(xiě)出三級(jí)Cache的平均訪(fǎng)問(wèn)時(shí)間的公式。解：平均訪(fǎng)存時(shí)間=命中時(shí)間+失效率x失效開(kāi)銷(xiāo)只有第I層失效時(shí)才會(huì)訪(fǎng)問(wèn)第1+1。設(shè)三級(jí)Cache的命中率分別為H_i、計(jì)2、吐3,失效率分別為 Ml、M2、M_3,第三級(jí)Cache的失效開(kāi)銷(xiāo)為PL3。平均訪(fǎng)問(wèn)時(shí)間 TA = H_1 + M1 Hl2 +M2(Hl3+ M_3X PL3)5.10 假設(shè)對(duì)指令Cache的訪(fǎng)問(wèn)占全部訪(fǎng)問(wèn)的75%;而對(duì)數(shù)據(jù) Cache 的訪(fǎng)問(wèn)占全部訪(fǎng)問(wèn)的25%。Cache的命中時(shí)間為1個(gè)時(shí)鐘 周期，失效開(kāi)銷(xiāo)為50個(gè)時(shí)鐘周期，在混合 Cache中一次load或 store操作訪(fǎng)問(wèn)Cache的命中時(shí)間都要增加一個(gè)時(shí)鐘周期，32KB的 指令Cache 的失效率為0.39%, 32KB的數(shù)據(jù)Cache 的失效率為 4.82%, 64KB的混合Cache的失效率為1.35%。又假設(shè)采用寫(xiě)直達(dá) 策略，且有一個(gè)寫(xiě)緩沖器，并且忽略寫(xiě)緩沖器引起的等待。試問(wèn)指令 Cache 和數(shù)據(jù)Cache 容量均為32KB的分離Cache 和容量為 64KB的混合Cache 相比，哪種Cache的失效率更低？?jī)煞N情況 下平均訪(fǎng)存時(shí)間各是多少？解：(1)根據(jù)題意，約75%的訪(fǎng)存為取指令。因此，分離 Cache 的總體失效率為：(75% X 0.15%) + (25