可編程邏輯器件現(xiàn)狀

1、FPGA/CPLD應(yīng)用技術(shù)應(yīng)用技術(shù)溫國忠溫國忠 、余菲、曾啟明、余菲、曾啟明晏凱、劉俐晏凱、劉俐可編程邏輯器件可編程邏輯器件現(xiàn)狀現(xiàn)狀 劉劉 俐俐 工程師工程師 電子郵件：電子郵件： 電話：電話編程邏輯器件發(fā)展歷程PROM可編程只讀存儲器PROM（包括EPROM、EEPROM）是最早出現(xiàn)的PLD器件，出現(xiàn)于1970年，其內(nèi)部結(jié)構(gòu)由固定的“與陣列”和可編程的“或陣列”組成，它可以用來實(shí)現(xiàn)任何以“積之和”形式表示的各種組合邏輯。PROM采用熔絲工藝編程，只能寫一次，不能擦除和重寫。PLA可編程邏輯陣列PLA出現(xiàn)于20世紀(jì)70年代中期，由可編程的“與陣列”與可編程的“或陣列”

2、組成，是一種基于“與或陣列”的一次性編程器件，由于器件內(nèi)部的資源利用率低，價(jià)格較貴，編程復(fù)雜，現(xiàn)已不常使用PAL可編程陣列邏輯PAL是1977年美國MMI公司（單片存儲器公司）率先推出的，也是一種基于“與或陣列” 的一次性編程器件。PAL具有多種的輸出結(jié)構(gòu)形式，在數(shù)字邏輯設(shè)計(jì)上具有一定的靈活性，成為第一個(gè)得到普遍應(yīng)用的可編程邏輯器件。GAL通用可編程陣列邏輯 GAL是1985年Lattice公司最先發(fā)明的可電擦寫、可重復(fù)編程、可設(shè)置加密位的PLD器件。GAL器件在PAL基礎(chǔ)之上，采用了一個(gè)可編程的輸出邏輯宏單元OLMC，通過對OLMC配置可以得到多種形式的輸出和反饋，所以GAL幾乎完全代替了P

3、AL器件，并可以取代大部分中小規(guī)模數(shù)字集成電路，得到廣泛應(yīng)用。EPLD可擦除可編程邏輯器件EPLD是20世紀(jì)80年代中期Altera公司推出的基于UVEPROM和CMOS技術(shù)的PLD器件，目前主要是采用E2CMOS工藝。EPLD在GAL的基礎(chǔ)之上大量增加輸出宏單元的數(shù)目，提供更大的與陣列，比GAL更加靈活，集成度也有大幅度提高。因此可以說EPLD是改進(jìn)的GAL，其內(nèi)部連線相對固定，延時(shí)小，有利于器件在高頻率下工作，其缺點(diǎn)是內(nèi)部互連能力弱。CPLD復(fù)雜可編程邏輯器件CPLD是20世紀(jì)80年代末Lattice公司提出了在線可編程（ISP，In System Programming）技術(shù)以后于20世

4、紀(jì)90年代初出現(xiàn)的。CPLD是在EPLD的基礎(chǔ)上發(fā)展起來的，采用E2CMOS工藝，與EPLD相比，增加了內(nèi)部連線，對邏輯宏單元和I/O單元也有重大的改進(jìn)。CPLD器件是本書重點(diǎn)介紹的PLD器件之一。FPGA現(xiàn)場可編程門陣列FPGA是Xilinx公司1985年首家推出的一種新型高密度PLD，采用CMOS-SRAM工藝。FPGA從結(jié)構(gòu)上與之前的PLD器件采用與或陣列不同，它內(nèi)部包含許多獨(dú)立的可編程邏輯塊（CLB），邏輯塊之間可以靈活地相互連接?？删幊踢壿媺KCLB的功能很強(qiáng)，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可以配置成RAM等復(fù)雜的形式，是目前最受歡迎的、應(yīng)用最廣的可編程邏輯器件，也是本書重點(diǎn)討論的PLD器件

5、之一。目前最主要的兩種PLD類型CPLD Vs. FPGACPLDFPGA更適合完成各種算法和組合邏輯，即CPLD更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。更適合完成時(shí)序邏輯，即FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu)。連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測的。分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。過修改具有固定內(nèi)連電路的邏輯功能來編程，是在邏輯塊下編程。 主要通過改變內(nèi)部連線的布線來編程，可在邏輯門下編程。在編程上FPGA比CPLD具有更大的靈活性。集成度比FPGA低。集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。編程采用E2PROM或FASTFLASH技術(shù)，無需外部存儲器芯片，使用簡

6、單。編程信息需存放在外部存儲器上，使用方法復(fù)雜。邏輯塊級編程，并且其邏輯塊之間的互聯(lián)是集總式的，因此CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測性。門級編程，并且CLB之間采用分布式互聯(lián)，因此FPGA的編程速度比CPLD慢。基于E2PROM或FLASH存儲器編程，編程次數(shù)可達(dá)1萬次，系統(tǒng)斷電時(shí)編程信息也不丟失。CPLD又可分為在編程器上編程和在系統(tǒng)編程兩類。大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時(shí)丟失，每次上電時(shí)，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中，其優(yōu)點(diǎn)是可以編程任意次，可在工作中快速編程，從而實(shí)現(xiàn)板級和系統(tǒng)級的動(dòng)態(tài)配置。保密性好。保密性差。一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。功耗較低。 目前，可編程邏輯器件進(jìn)入“片上可編程系統(tǒng)”SOPC的階段。SOPC將處理器、存儲系統(tǒng)、I/O、LVD S、CDR等系統(tǒng)設(shè)計(jì)功能模塊集成到一個(gè)可編程器件上，構(gòu)成一個(gè)可編程的片上系統(tǒng)。 賽靈思和Altera都推出了相應(yīng)的SOCFPGA產(chǎn)品，制造工藝達(dá)到65nm，系統(tǒng)門數(shù)高達(dá)百萬門。其中內(nèi)嵌了硬核高速乘法器、Gbit差分串行接口，時(shí)鐘頻率高達(dá) 500MHZ 的 PowerPC 微處理器，軟件MicroBlaze、Picobl