SDRAM芯片的預充電與刷新操作

1、預充電由于SDRAM的尋址具體獨占性，所以在進行完讀寫操作后，如果要對同一L-Bank的另一行進行尋址，就要將原來有效（工作）的行關閉，重新發(fā)送行/列地址。L-Bank關閉現(xiàn)有工作行，準備打開新行的操作就是預充電（Precharge）。預充電可以通過命令控制，也可以通過輔助設定讓芯片在每次讀寫操作之后自動進行預充電。實際上，預充電是一種對工作行中所有存儲體進行數(shù)據(jù)重寫，并對行地址進行復位，同時釋放S-AMP（重新加入比較電壓，一般是電容電壓的1/2，以幫助判斷讀取數(shù)據(jù)的邏輯電平，因為S-AMP是通過一個參考電壓與存儲體位線電壓的比較來判斷邏輯值的），以準備新行的工作。具體而言，就是將S-AMP

2、中的數(shù)據(jù)回寫，即使是沒有工作過的存儲體也會因行選通而使存儲電容受到干擾，所以也需要S-AMP進行讀后重寫。此時，電容的電量（或者說其產(chǎn)生的電壓）將是判斷邏輯狀態(tài)的依據(jù)（讀取時也需要），為此要設定一個臨界值，一般為電容電量的1/2，超過它的為邏輯1，進行重寫，否則為邏輯0，不進行重寫（等于放電）。為此，現(xiàn)在基本都將電容的另一端接入一個指定的電壓（即1/2電容電壓），而不是接地，以幫助重寫時的比較與判斷?，F(xiàn)在我們再回過頭看看讀寫操作時的命令時序圖，從中可以發(fā)現(xiàn)地址線A10控制著是否進行在讀寫之后當前L-Bank自動進行預充電，這就是上文所說的“輔助設定”。而在單獨的預充電命令中，A10則控制著是對

3、指定的L-Bank還是所有的L-Bank（當有多個L-Bank處于有效/活動狀態(tài)時）進行預充電，前者需要提供L-Bank的地址，后者只需將A10信號置于高電平。在發(fā)出預充電命令之后，要經(jīng)過一段時間才能允許發(fā)送RAS行有效命令打開新的工作行，這個間隔被稱為tRP（Precharge command Period，預充電有效周期）。和tRCD、CL一樣，tRP的單位也是時鐘周期數(shù)，具體值視時鐘頻率而定。讀取時預充電時序圖（上圖可點擊放大）：圖中設定：CL=2、BL=4、tRP=2。自動預充電時的開始時間與此圖一樣，只是沒有了單獨的預充電命令，并在發(fā)出讀取命令時，A10地址線要設為高電平（允許自動預

4、充電）?？梢娍刂坪妙A充電啟動時間很重要，它可以在讀取操作結(jié)束后立刻進入新行的尋址，保證運行效率。誤區(qū)：讀寫情況下都要考慮寫回延遲有些文章強調(diào)由于寫回操作而使讀/寫操作后都有一定的延遲，但從本文的介紹中寫可以看出，即使是讀后立即重寫的設計，由于是與數(shù)據(jù)輸出同步進行，并不存在延遲。只有在寫操作后進行其他的操作時，才會有這方面的影響。寫操作雖然是0延遲進行，但每筆數(shù)據(jù)的真正寫入則需要一個足夠的周期來保證，這段時間就是寫回周期（tWR）。所以預充電不能與寫操作同時進行，必須要在tWR之后才能發(fā)出預充電命令，以確保數(shù)據(jù)的可靠寫入，否則重寫的數(shù)據(jù)可能是錯的，這就造成了寫回延遲。 數(shù)據(jù)寫入時預充電操作時序圖

5、（可點擊放大）：注意其中的tWR參數(shù)，由于它的存在，使預充電操作延后，從而造成寫回延遲刷新之所以稱為DRAM，就是因為它要不斷進行刷新（Refresh）才能保留住數(shù)據(jù)，因此它是DRAM最重要的操作。刷新操作與預充電中重寫的操作一樣，都是用S-AMP先讀再寫。但為什么有預充電操作還要進行刷新呢？因為預充電是對一個或所有L-Bank中的工作行操作，并且是不定期的，而刷新則是有固定的周期，依次對所有行進行操作，以保留那些久久沒經(jīng)歷重寫的存儲體中的數(shù)據(jù)。但與所有L-Bank預充電不同的是，這里的行是指所有L-Bank中地址相同的行，而預充電中各L-Bank中的工作行地址并不是一定是相同的。那么要隔多長

6、時間重復一次刷新呢？目前公認的標準是，存儲體中電容的數(shù)據(jù)有效保存期上限是64ms（毫秒，1/1000秒），也就是說每一行刷新的循環(huán)周期是64ms。這樣刷新速度就是：行數(shù)量/64ms。我們在看內(nèi)存規(guī)格時，經(jīng)常會看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的標識，這里的4096與8192就代表這個芯片中每個L-Bank的行數(shù)。刷新命令一次對一行有效，發(fā)送間隔也是隨總行數(shù)而變化，4096行時為15.625s（微秒，1/1000毫秒），8192行時就為7.8125s。刷新操作分為兩種：自動刷新（Auto Refresh，簡稱AR）與自刷新（Se

7、lf Refresh，簡稱SR）。不論是何種刷新方式，都不需要外部提供行地址信息，因為這是一個內(nèi)部的自動操作。對于AR， SDRAM內(nèi)部有一個行地址生成器（也稱刷新計數(shù)器）用來自動的依次生成行地址。由于刷新是針對一行中的所有存儲體進行，所以無需列尋址，或者說CAS在RAS之前有效。所以，AR又稱CBR（CAS Before RAS，列提前于行定位）式刷新。由于刷新涉及到所有L-Bank，因此在刷新過程中，所有L-Bank都停止工作，而每次刷新所占用的時間為9個時鐘周期（PC133標準），之后就可進入正常的工作狀態(tài)，也就是說在這9 個時鐘期間內(nèi)，所有工作指令只能等待而無法執(zhí)行。64ms之后則再次

8、對同一行進行刷新，如此周而復始進行循環(huán)刷新。顯然，刷新操作肯定會對SDRAM的性能造成影響，但這是沒辦法的事情，也是DRAM相對于SRAM（靜態(tài)內(nèi)存，無需刷新仍能保留數(shù)據(jù)）取得成本優(yōu)勢的同時所付出的代價。SR則主要用于休眠模式低功耗狀態(tài)下的數(shù)據(jù)保存，這方面最著名的應用就是STR（Suspend to RAM，休眠掛起于內(nèi)存）。在發(fā)出AR命令時，將CKE置于無效狀態(tài)，就進入了SR模式，此時不再依靠系統(tǒng)時鐘工作，而是根據(jù)內(nèi)部的時鐘進行刷新操作。在SR期間除了CKE之外的所有外部信號都是無效的（無需外部提供刷新指令），只有重新使CKE有效才能退出自刷新模式并進入正常操作狀態(tài)。數(shù)據(jù)掩碼在講述讀/寫操作

9、時，我們談到了突發(fā)長度。如果BL=4，那么也就是說一次就傳送4×64bit的數(shù)據(jù)。但是，如果其中的第二筆數(shù)據(jù)是不需要的，怎么辦？還都傳輸嗎？為了屏蔽不需要的數(shù)據(jù)，人們采用了數(shù)據(jù)掩碼（Data I/O Mask，簡稱DQM）技術。通過DQM，內(nèi)存可以控制I/O端口取消哪些輸出或輸入的數(shù)據(jù)。這里需要強調(diào)的是，在讀取時，被屏蔽的數(shù)據(jù)仍然會從存儲體傳出，只是在“掩碼邏輯單元”處被屏蔽。DQM由北橋控制，為了精確屏蔽一個P-Bank位寬中的每個字節(jié)，每個DIMM有8個DQM信號線，每個信號針對一個字節(jié)。這樣，對于4bit位寬芯片，兩個芯片共用一個DQM信號線，對于8bit位寬芯片，一個芯片占用一個DQM信號，而對于16bit位寬芯片，則需要兩個DQM引腳。SDRAM官方規(guī)定，在讀取時DQM發(fā)出兩個時鐘周期后生效，而在寫入時，DQM與寫入命令一樣是立即成效。讀取時數(shù)據(jù)掩碼操作，DQM