基于FPGA verilog的蜂鳴器奏樂

1、蜂鳴器奏樂我們在開發(fā)板上裝有一個交流源蜂鳴器，可用做發(fā)聲練習(xí)。其電路圖和實物圖如下所示：首先，我們?yōu)槭裁催x擇交流蜂鳴器？所謂有源蜂鳴器是指在器件內(nèi)部具有振蕩器，所以只要在引腳上加上固定的直流電源，就能發(fā)出一定頻率的聲音，但缺點是頻率固定唯一（在該蜂鳴器生產(chǎn)出來后就決定了）。交流蜂鳴器需要在引腳上加上一定頻率的方波信號才能出聲，而且聲音的音調(diào)可有驅(qū)動方波的頻率決定，所以音調(diào)是可調(diào)的，發(fā)出的聲音更加逼真、悅耳。對CPLD/FPGA來說，產(chǎn)生頻率可調(diào)方波并不是件難事。所以選擇無源是很合適的。電路中，主要由一個三極管，一個續(xù)流二極管和一個交流蜂鳴器組成。三極管Q1起開關(guān)作用，其基極的高電平使三極管飽和

2、導(dǎo)通，使蜂鳴器發(fā)聲；而基極低電平則使三極管關(guān)閉，蜂鳴器停止發(fā)聲。因為蜂鳴器本質(zhì)上是一個感性元件，其電流不能瞬變，因此必須有一個續(xù)流二極管提供續(xù)流。否則，在蜂鳴器兩端會產(chǎn)生幾十伏的尖峰電壓，可能損壞電路系統(tǒng)的其它部分。交流蜂鳴器也有正負極，在器件的上方和板子上面都標(biāo)注了，焊接時注意方向。有了蜂鳴器的硬件組成，下面我們講解下如何發(fā)出音譜上的音調(diào)。每個音調(diào)，其實都是一個固定頻率的振動，頻率的高低決定了音調(diào)的高低。簡譜中的音名與頻率的對應(yīng)關(guān)系如表1所示：表1 簡譜中的音名與頻率的對應(yīng)關(guān)系音名頻率/Hz 音名 頻率/Hz 音名 頻率/Hz低音1261.6中音1523.3高音11046.5低音2293.7

3、中音2587.3高音21174.7低音3329.6中音3659.3高音31318.5低音4349.2中音4698.5高音41396.9低音5392中音5784高音51568低音6440中音6880高音61760低音7493.9中音7987.8高音71975.5當(dāng)采用12M作為基準(zhǔn)時鐘時，那么各個音調(diào)的分頻系數(shù)可按這個公式計算：12 000 000 ÷音調(diào)頻率÷2（除以2表示半個周期），所以得出如下不同音調(diào)的分頻系數(shù)表格（十六進制表示，已進行四舍五入）表格2 不同音調(diào)對應(yīng)的分頻系數(shù)(只列舉了低音部分)音名分頻系數(shù)低音15997低音24FCD低音3471B低音4431E低音53

4、BCA低音63544低音72F74所以綜上所述，我們在程序中只要按表格里的分頻系數(shù)產(chǎn)生一定頻率的方波就能產(chǎn)生對應(yīng)的音調(diào)了。module bell(ClkIn,Resetb,Bell);input ClkIn,Resetb;output Bell;reg Bell;wire ClkBell;reg 15:0 Cnt;reg 15:0 PreDiv;/每個音調(diào)需要分頻的系數(shù)reg 12:0 Delay;/每個音調(diào)持續(xù)的時間defparam Gen_ClkBell.divdWIDTH=2,Gen_ClkBell.divdFACTOR=2;/4分頻，得到12M時鐘gen_divd Gen_ClkBel

5、l(.reset(Resetb),.clkin(ClkIn),.clkout(ClkBell);always (negedge Resetb or posedge ClkBell)if(!Resetb)beginBell<=1'b0;Cnt<=13'd0;Delay<=13'd0;PreDiv<=16'h5997;/音調(diào)1endelsebeginCnt<=Cnt+1'b1;if(Cnt>=PreDiv)beginBell<=Bell;Cnt<=16'd0;Delay<=Delay+1'd1;case(Delay) /進行音調(diào)的切換13'd1000:PreDiv<=16'h4FCD;/213'd2000:PreDiv<=16'h471B;/313'd3000:PreDiv<=16'h431E;/413'd4000:PreDiv<=16'h3BCA;/513'd5000:PreDiv<=16'h3544;/613'd6000:PreDiv<=16'h2F74;/713'd70