開關(guān)電源輸入濾波器設(shè)計(jì)

1、開關(guān)電源輸入濾波器設(shè)計(jì)作者：Michele Sclocchi Application Engineer, National Semiconductor對(duì)于所有的工程師來講，第一次設(shè)計(jì)開關(guān)電源，總是認(rèn)為是一門魔術(shù)。幸運(yùn)地是當(dāng)今市場(chǎng)上提供了各種工具來幫助設(shè)計(jì)師們。美國(guó)國(guó)家半導(dǎo)體公司首家提供“Simple Switcher”軟件和在線仿真工具，得以進(jìn)行開關(guān)電源的設(shè)計(jì)和仿真。新型超快 MOSFET 和同步高開關(guān)頻率 PWM 控制器，允許實(shí)現(xiàn)高效和更小尺寸的開關(guān)電源。如果輸入濾波器設(shè)計(jì)不當(dāng)，所有這些優(yōu)點(diǎn)都可能喪失。超大尺寸的輸入濾波器會(huì)不必要地增加造價(jià)、體積，并危及系統(tǒng)的總體性能。本文闡述了如何選擇和設(shè)

2、計(jì)開關(guān)電源用的最佳化的輸入濾波器。 開關(guān)電源的輸入濾波器有兩個(gè)作用。一是防止電磁干擾，該干擾由開關(guān)源產(chǎn)生，并傳遞到電源線路，從而影響到其它設(shè)備。輸入濾波器的第二個(gè)作用是防止電源線路上的高頻電壓饋通到電源輸出端。無源LC濾波器方案所具有的特性達(dá)到了上述兩個(gè)濾波要求。設(shè)計(jì)輸入濾波器的目的就是是在濾波器的總體性能和尺寸造價(jià)之間達(dá)到最好的折衷。 無阻尼LC濾波器 第一個(gè)簡(jiǎn)單的無源濾波器方案是圖所示無阻尼 LC 無源濾波器。理想情況下, 在截止頻率 f0 后,階濾波器提供12dB每倍頻程的衰減, 對(duì) f0之前的頻率沒有增益，在諧振頻率處呈現(xiàn)一個(gè)峰值。截止頻率Hz (諧振頻率)圖無阻尼 LC 濾波器圖 不

3、同阻尼系數(shù)的L-C 濾波器的傳遞函數(shù)在設(shè)計(jì)一個(gè)階濾波器時(shí)所包含的一個(gè)關(guān)鍵因數(shù)是在轉(zhuǎn)折頻率 f0處的衰減特性?？拷刂诡l率的增益可能非常大，在那段頻率的噪聲會(huì)被放大。為了對(duì)這個(gè)問題的本質(zhì)有更好的理解，必須分析濾波器的傳遞函數(shù):這個(gè)傳遞函數(shù)可以通過頻率表達(dá)式（弧度）重新寫成為：； 截止頻率（弧度）； 阻尼系數(shù)。傳遞函數(shù)呈現(xiàn)兩個(gè)負(fù)極點(diǎn)：。阻尼系數(shù) 描述在轉(zhuǎn)折頻率處的增益。對(duì)應(yīng) 1，兩個(gè)極點(diǎn)都是復(fù)數(shù)，虛部給出在諧振頻率處的峰值特點(diǎn)。隨著阻尼因數(shù)變小，轉(zhuǎn)折頻率處的增益變大，對(duì)于零阻尼的理想極限，增益將變?yōu)闊o窮大，但實(shí)際元件的內(nèi)阻限制了最大增益。當(dāng)阻尼因數(shù)等于時(shí)，虛部分量為零，不存在峰值。不良的輸入濾波器

4、阻尼因數(shù)可能會(huì)對(duì)系統(tǒng)的總體性能有負(fù)面的影響。它可能影響反饋控制環(huán)路的傳遞函數(shù)，引起在電源輸出端有某種振蕩。Middlebrook的特別元定理（extra element theorem）2指出，如果輸入濾波器的輸出阻抗曲線遠(yuǎn)低于變換器的輸入阻抗曲線，輸入濾波器不會(huì)顯著改變變換器的環(huán)路增益。換言之，為了避免振蕩，重要的是要保持濾波器的峰值輸出阻抗在變換器輸入阻抗之下（見圖）。從設(shè)計(jì)觀點(diǎn)來說，濾波器尺寸和性能之間的一個(gè)良好的折衷是在最小阻尼因數(shù)為1/2時(shí)獲得的，在轉(zhuǎn)折頻率處它提供3 dB的衰減，有利于控制最終控制系統(tǒng)的穩(wěn)定性。 圖3：輸入濾波器的輸出阻抗，開關(guān)電源的輸入阻抗：兩條曲線應(yīng)很好的分離并

5、聯(lián)阻尼濾波器: 在大多數(shù)情況下圖所示的無阻尼階濾波器并不容易滿足阻尼要求，因此，提出了阻尼方案。 圖4示出一個(gè)阻尼濾波器，由一個(gè)電阻 Rd 和一個(gè)電容 Cd 串聯(lián)，然后與濾波器的電容器 Cf 并聯(lián)。電阻 Rd 的作用是降低濾波器在截止頻率處的峰值阻抗。電容器 Cd 阻斷輸入電壓的直流分量，避免在 Rd 上的功率損耗。圖：并聯(lián)阻尼濾波器 在諧振頻率處，電容器 Cd 應(yīng)具有比 Rd 更低的阻抗，應(yīng)比濾波電容器有更大的容量，以便不影響主 RL 濾波器的截止點(diǎn)。濾波器的輸出阻抗可根據(jù)三個(gè)阻抗Z1, Z2, Z3進(jìn)行計(jì)算出：傳遞函數(shù)是：式中 Zeq2.3 是 Z2 同 Z3 的并聯(lián)。這個(gè)傳遞函數(shù)呈現(xiàn)一個(gè)

6、零點(diǎn)和三個(gè)極點(diǎn)，其中，零點(diǎn)和第一個(gè)極點(diǎn)相互緊靠，位于頻率 1/RdCd處。另兩個(gè)主導(dǎo)極點(diǎn)坐落于截止頻率 =1/LC處。沒有折衷時(shí)結(jié)果為式中。忽略零點(diǎn)后該公式可近似為一個(gè)階濾波器：(對(duì)于高于 1/Rd Cd 的那些頻率，項(xiàng)(1+Rd Cd s) Rd Cd s ) 。并聯(lián)阻尼濾波器的近似公式與無阻尼濾波器的傳遞函數(shù)相同；唯一的不同是阻尼因數(shù)為 要用 Rd 電阻來進(jìn)行計(jì)算。業(yè)已證實(shí)，對(duì)于一個(gè)并聯(lián)阻尼濾波器，在阻尼因數(shù)等于：時(shí)，峰值被最小化，將上述兩個(gè)方程式組合，最佳阻尼電阻值 Rd 等于：這里，阻斷電容器 Cd 等于濾波器電容器 C 的倍。圖 5 和圖 6 分別示出并聯(lián)阻尼濾波器的輸出阻抗和傳遞函

7、數(shù)。圖并聯(lián)阻尼濾波器的輸出阻抗圖并聯(lián)阻尼濾波器的傳遞函數(shù)串聯(lián)阻尼濾波器: 獲得阻尼濾波器的另一種方法是用一個(gè)電阻 Rd 同電感 Ld 串聯(lián)，然后再同濾波器電感 L 并聯(lián)(圖7)。在截止頻率處，電阻 Rd 具有一個(gè)比 Ld 的阻抗要高的電阻值。圖7串聯(lián)阻尼濾波器 這個(gè)濾波器輸出阻抗和傳遞函數(shù)可以用與并聯(lián)阻尼濾波器相同的方法進(jìn)行計(jì)算：式中d = nL根據(jù)串聯(lián)阻尼濾波器的近似傳遞函數(shù)，阻尼因數(shù)可以計(jì)算出：在阻尼因數(shù)為下值時(shí)，峰值被最小化：最佳阻尼電阻為：在2/15時(shí)。這個(gè)阻尼濾波器的缺點(diǎn)是高頻衰減被降低了(見圖 10 )。多節(jié)濾波器： 大多數(shù)時(shí)間，多節(jié)濾波器以較小的體積和造價(jià)使得在高頻時(shí)有較高的衰減

8、，因?yàn)槿绻黾訂我辉?shù)量，會(huì)允許使用較小的電感值和電容值 (圖8) 。圖8 雙節(jié)輸入濾波器 輸出阻抗和傳遞函數(shù)可根據(jù)各塊阻抗的組合來計(jì)算： 圖和圖 10 示出串聯(lián)阻尼濾波器的輸出阻抗和傳遞函數(shù)同無阻尼濾波器的相比較。這個(gè)兩級(jí)濾波器用下述比值進(jìn)行了優(yōu)化： 該濾波器對(duì)峰值提供 80dB 的衰減，濾波器輸出阻抗低于2。開關(guān)電源抵制了低于反饋控制環(huán)路交越頻率以下的那些頻率的噪聲，而較高頻率的噪聲則應(yīng)由輸入濾波器來抵制。為了能夠用一個(gè)小方案滿足前向?yàn)V波要求，輸入濾波器所具有的轉(zhuǎn)折頻率大約要在反饋環(huán)路帶寬的一個(gè)倍頻程以下。圖串聯(lián)阻尼濾波器、兩級(jí)阻尼濾波器的輸出阻抗圖10 串聯(lián)阻尼濾波器、兩級(jí)阻尼濾波器的

9、傳遞函數(shù)電容器和電感器選擇：影響濾波器最終性能的另一個(gè)重要問題是正確選擇電容器和電感器。為了濾除紋波電流，應(yīng)選用有脈動(dòng)電流能力的具有低的 ESL 和低的 ESR 的高頻衰減電容器。最常用的電容器是鋁電解電容器。為了得到低的 ESR 和 ESL ，可以將輸出電容器分離成不同的較小的電容器并聯(lián)放置，以達(dá)到相同的總?cè)萘?。濾波電感器應(yīng)當(dāng)設(shè)計(jì)成盡可能多地降低寄生電容，輸入和輸出引線盡可能遠(yuǎn)地分開，優(yōu)先選擇單層或堆繞。 在美國(guó)國(guó)家半導(dǎo)體公司網(wǎng)站，, 人們可以找到設(shè)計(jì)一個(gè)完整開關(guān)電源方案所需要的全部信息和工具。在這個(gè)網(wǎng)站，有數(shù)據(jù)單，應(yīng)用筆記，選擇指南，和 WEBENCH 電源設(shè)計(jì)軟件。參考文獻(xiàn)： Rudolf P. Severns, Gordon E. Bloom “Modern DC to DC switchmode power converter circuits”. R.D. Middlebrook, “Design Techniques for preventing Input Filter Oscillations in Switched-Mode Regulators”. Robert W. Erickson “Optimal Single Resistor Damping of Input Filters”. H. Dean Venable “Minimizing Inp