第8章MOS場(chǎng)效應(yīng)器件性能與設(shè)計(jì)(3)

1、半導(dǎo)體器件原理南京大學(xué)二、CMOS 性能參數(shù) 集成度、開關(guān)速度和功率消耗是VLSI的主要參數(shù)，該章內(nèi)容關(guān)注影響開關(guān)速度的若干因數(shù)。2.1 基本CMOS電路元件半導(dǎo)體器件原理南京大學(xué)1。CMOS 反相器在任何一個(gè)狀態(tài), 僅有一個(gè)晶體管導(dǎo)通, 沒有靜態(tài)電流與功率消耗.半導(dǎo)體器件原理南京大學(xué)（1）CMOS反相器的傳輸特性半導(dǎo)體器件原理南京大學(xué)Vout-Vin 曲線的高到低轉(zhuǎn)變區(qū)的陡峭度反映了數(shù)字電路 的性能. 高低轉(zhuǎn)變點(diǎn)發(fā)生在中點(diǎn): Vin=Vdd/2IP=IN Wp/Wn=In/Ip對(duì)短溝道器件, In/Ip要小一些(速度飽和效應(yīng))A-C, nMOSFET工作在飽和區(qū), pMOSFET工作在線性區(qū)

2、B-D, pMOSFET工作在飽和區(qū), nMOSFET工作在線性區(qū)半導(dǎo)體器件原理南京大學(xué)psatpddPsatddpnsatnddNsatddnddinNoutoutddinNddoutoutIWCVICVIWCVICVVVIdtdVCdtdVCCVVIdtVVdCdtVdC2222)()()()() 0(（2） CMOS反相器的開關(guān)特性 開及關(guān)的延遲相等半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)（3）開關(guān)能量與功率消耗(每一循環(huán)消耗CV2dd的能量) P=CV2ddfnMOSFET: pMOSFET: 2222222/ 12/ 12/ 12/ 1ddddddddddddddddddddVC

3、VCVCQVVCQVCVCVCQVVCQ（4）準(zhǔn)靜態(tài)的假設(shè): 器件的響應(yīng)時(shí)間,或電荷重新分布的時(shí)間小于電壓變化時(shí)間(寄生電容決定)-電流隨電壓瞬速變化, 開關(guān)時(shí)間僅由寄生電容決定。 由載流子溝道穿越時(shí)間:L2/effVdd或 L/vsat決定半導(dǎo)體器件原理南京大學(xué)2。CMOS 與門和或門電路(邏輯計(jì)算) 在與電路中,nMOSFET串聯(lián)在輸出端與地之間, pMOSFET并聯(lián)在電源與輸出端之間.(所有輸入端處于高電平時(shí),輸出為低.) 更多地采用于CMOS技術(shù)中.半導(dǎo)體器件原理南京大學(xué)在或電路中,nMOSFET并聯(lián)在輸出端與地之間, pMOSFET串聯(lián)在電源與輸出端之間.(所有輸入端處于低電平時(shí),輸

4、出為高.)半導(dǎo)體器件原理南京大學(xué)雙輸入CMOS與門電路晶體管N1的工作由Vx決定, 開啟狀態(tài):Vin1-Vx 和反向襯底偏壓引起的閾值電壓的增加.半導(dǎo)體器件原理南京大學(xué)2.2 寄生單元(電阻與電容)1。源漏電阻:半導(dǎo)體器件原理南京大學(xué)積累層電阻與擴(kuò)展電阻積累層電阻依賴于柵壓,被認(rèn)為是Leff的一部分.擴(kuò)展電阻:陡峭的源漏結(jié), 注入點(diǎn)接近于溝道的金屬結(jié)端點(diǎn), 以上二電阻均很小.漸變的源漏結(jié), 注入點(diǎn)離開金屬結(jié), 二電阻較大.)75. 0ln(2cjjspxxWR半導(dǎo)體器件原理南京大學(xué)薄層電阻: 接觸電阻:短接觸長(zhǎng)接觸)*4exp()coth(dsiBccsdcocccocsdccsdcosdsh

5、NmqhWRorWlRlWRWSR 自對(duì)準(zhǔn)硅化物工藝中的電阻(薄層電阻和接觸電阻均大大減小)半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)2。寄生電容(結(jié)電容與交迭電容)jJjbiasidjsijWdCCVqNWC)( 2結(jié)電容半導(dǎo)體器件原理南京大學(xué)交迭電容)7()0()21ln(2)1ln(2oxovoxifofdogovoxjoxifoxgateoxofoxovoxoxovdotlWCCCVCtxWCttWCtWlCWlC半導(dǎo)體器件原理南京大學(xué)3。柵電阻: 0.25um以下器件中柵RC延遲不能忽略42WCtLLCCLRoxggoxoxoxg對(duì)大電流器件, 多指形的柵版圖設(shè)計(jì)與源漏區(qū)的交叉分布

6、.半導(dǎo)體器件原理南京大學(xué)4?；ミB電阻與電容（1）互連電容在CMOS反相器或與門中可忽略, 但在VLSI芯片或系統(tǒng)中, 互連電阻與電容將對(duì)性能起重要的作用.半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)當(dāng)金屬線或間距尺寸與絕緣或線厚度大致相等時(shí),總電容顯示一較寬的最低值.半導(dǎo)體器件原理南京大學(xué)（2）互連的等比例縮小所有線性尺寸, 金屬線長(zhǎng)度、寬度、厚度、間距和絕緣層厚度均等比例縮小.半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)（3）互連電阻局域的互連：尺度的縮小不導(dǎo)致RC的問(wèn)題)5.0()103(2121822pstWLstWLLCRwwwwwwwsiwwwww（4）大尺度互連的RC延遲（不同的等

7、比例縮小規(guī)則）半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)2.3 CMOS 延遲對(duì)器件參數(shù)的依賴開關(guān)電阻、輸入電容和輸出電容延遲傳遞和延遲方程1. (1) CMOS反相器鏈的延遲傳遞半導(dǎo)體器件原理南京大學(xué)(2) 延遲方程：開關(guān)電阻、輸入與輸出電容（有負(fù)載）ppddpswpnnddnswnoutinswLinoutswIWVkRIWVkRCCRCCFOCR;)()(int三級(jí)輸出：半導(dǎo)體器件原理南京大學(xué)(3) CMOS延遲等比例變化：理想情況下將等比例減小。電阻減小兩倍，而電容基本不變（單位電容增加）但實(shí)際并非如此，因閾值電壓與關(guān)斷電流的矛盾。半導(dǎo)體器件原理南京大學(xué)2. 延遲對(duì)溝道寬度、長(zhǎng)度和柵

8、氧化層厚度的依賴（1）CMOS延遲對(duì)pMOSFET/nMOSFET寬度比的依賴半導(dǎo)體器件原理南京大學(xué)（2）器件寬度效應(yīng)與負(fù)載電容inLLinoutswbLinoutswLoutswinoutswbLoutswCCKCCCRkCkCCRCkCkRkCCRCCR/)22()2()()()(min增大寬度將減小開關(guān)電阻，改善延遲。插入一緩沖區(qū)（寬度k）或驅(qū)動(dòng)器，以提高驅(qū)動(dòng)能力，減小負(fù)載延遲。半導(dǎo)體器件原理南京大學(xué)（3）延遲對(duì)溝道長(zhǎng)度的依賴 速度飽和半導(dǎo)體器件原理南京大學(xué)反相器的延遲隨溝道長(zhǎng)度線性地改善（在設(shè)計(jì)范圍內(nèi)）半導(dǎo)體器件原理南京大學(xué)（4）延遲對(duì)柵氧化層厚度的依賴薄氧化層對(duì)延遲影響較小，但可減小

9、溝道長(zhǎng)度，提高器件性能。半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)3. 延遲對(duì)電源電壓和閾值電壓的影響)/()(ddonddswVVKVfR半導(dǎo)體器件原理南京大學(xué)電源電壓與閾值電壓設(shè)計(jì)平面中的功率與延遲的折衷mkTqVddoffddoffddacteIWVIWVPfCVP/02;半導(dǎo)體器件原理南京大學(xué)4. 延遲對(duì)寄生電阻和電容的依賴（1）延遲對(duì)寄生電阻的依賴半導(dǎo)體器件原理南京大學(xué)2）延遲對(duì)交迭電容的依賴半導(dǎo)體器件原理南京大學(xué)（3）米勒效應(yīng)：電容兩邊的充電電壓隨時(shí)間而改變所引起dtdVCCCidtdVCdtdVCdtdVCdtdVCidtVVdCdtVVdCdtVVdCi)2()()()(32

10、132221332211半導(dǎo)體器件原理南京大學(xué)（4）延遲對(duì)結(jié)電容的依賴半導(dǎo)體器件原理南京大學(xué)5. 兩路與門的延遲與體效應(yīng)（1）兩路與門的高和低開關(guān)高開關(guān)：N1和P1由input1的邏輯傳輸驅(qū)動(dòng)，而input2保持Vdd，這樣N2處于開態(tài)而P2處于關(guān)態(tài)半導(dǎo)體器件原理南京大學(xué)低開關(guān)： N2和P2由input2的邏輯傳輸驅(qū)動(dòng)，而input1保持Vdd，這樣N1處于開態(tài)而P1處于關(guān)態(tài)半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)輸入電容與反相器相同， 但輸出電容較大；同時(shí)開關(guān)電阻也較大，使延遲增大。半導(dǎo)體器件原理南京大學(xué)（2）延遲對(duì)體效應(yīng)的依賴漏區(qū)體效應(yīng)系數(shù)的增大將導(dǎo)致器件飽和電流的減小體效應(yīng)和電流的減

11、小導(dǎo)致閾值電壓的增大（特別當(dāng)源電勢(shì)高于體電勢(shì)時(shí)，如與門電路中）半導(dǎo)體器件原理南京大學(xué)2.4 先進(jìn)CMOS器件的性能參數(shù) SOI CMOS、0.1 um CMOS中的速度過(guò)沖、SiGe MOSFET 和低溫CMOS。SOI CMOS1. SOI 襯底由氧離子注入（SIMOX）和鍵合技術(shù)，材料技術(shù)與現(xiàn)有CMOS兼容性的進(jìn)步，使之特別適合于VLSI的應(yīng)用。半導(dǎo)體器件原理南京大學(xué)特性：很小的結(jié)電容，源漏的結(jié)電容幾乎被消除無(wú)體效應(yīng)，如雙端與門中，N1的閾值電壓不會(huì)由于體效應(yīng)而下降，因?yàn)樗鼈兊捏w電勢(shì)會(huì)隨源而變化(Vx )。免除軟偏差，結(jié)端積累的少數(shù)載流子（硅中高能輻射產(chǎn)生）會(huì)擾亂邏輯存儲(chǔ)態(tài)，而埋藏的氧化層

12、將大幅度減少受離化輻射的體積。（1）部分耗盡和全部耗盡SOI MOSFETS部分耗盡：硅層厚度大于最大柵耗盡層厚度全部耗盡：硅層厚度小于最大柵耗盡層厚度半導(dǎo)體器件原理南京大學(xué)長(zhǎng)溝道器件FD SOI MOSFETS的亞閾值斜率接近理想值(體效應(yīng)系數(shù)接近1，Wdm很大)低閾值電壓和工作電壓。短溝道器件中，埋層氧化層象一寬的柵耗盡區(qū)，使源漏電場(chǎng)極易穿過(guò)而導(dǎo)致差的短溝道效應(yīng)。在PD SOI MOSFETS中，中性區(qū)的存在導(dǎo)致浮置的體效應(yīng)，在一特定情況下會(huì)提高電路速度，但漏電流的過(guò)沖則總是存在的。中性區(qū)的電位依賴于開關(guān)頻度。（2） SOI CMOS性能參數(shù)（強(qiáng)烈依賴于負(fù)載）)(LinoutSWCCFOCR半導(dǎo)體器件原理南京大學(xué)半導(dǎo)體器件原理南京大學(xué)2. SiGe 或應(yīng)變硅MOSFET SiGe 或應(yīng)變硅中載流子的遷移率較體硅中有一增加空穴遷移率在張應(yīng)力或壓應(yīng)力下均增加（簡(jiǎn)并度的解除和傳導(dǎo)質(zhì)量的減?。╇娮舆w移率在張應(yīng)力下增加（傳導(dǎo)質(zhì)量的減小導(dǎo)致較低的兩個(gè)能