常用存儲器芯片設(shè)計指南

1、常用存儲器芯片設(shè)計指南現(xiàn)代通訊產(chǎn)品中，各種存儲器的應(yīng)用已經(jīng)是越來越廣泛，可以這么說，產(chǎn)品中包含的存儲器的特性的好壞，直接關(guān)系到產(chǎn)品整體性能。因此，存儲器芯片的設(shè)計，在通訊產(chǎn)品的設(shè)計中，也顯得愈發(fā)重要。目前在通訊產(chǎn)品中應(yīng)用的存儲器，主要有FLASH、SSRAM、SDRAM、串行PROM等，由此延伸出去還有在接口電路中經(jīng)常應(yīng)用的FIFO、雙口RAM等，下面的內(nèi)容就是這些常用存儲器芯片的原理介紹和在產(chǎn)品中的設(shè)計指南。FLASH介紹一、BOOT ROM簡介 我們在CPU最小系統(tǒng)中一般采用AM29LV040B-90 / SST39VF040-90-4C-NH （代碼：10300067，512kB，8位總

2、線寬度，PLCC32封裝，3.3V供電）作為BOOT ROM。BOOT ROM中存放的是系統(tǒng)自舉程序，實現(xiàn)CPU系統(tǒng)的自舉。當(dāng)系統(tǒng)上電后，CPU首先運行BOOT ROM中的程序，完成對CPU系統(tǒng)的初始化。圖1 AM29LV040B-90 / SST39VF040-90-4C-NH引腳圖該FLASH芯片可在線讀寫，但作為BOOT ROM時，我們一般用燒錄機燒寫入程序，不對其進行在線寫。其讀操作時序如圖2所示。圖2 讀操作時序下面給出一個MPC860最小系統(tǒng)的應(yīng)用例子。圖3 MPC860 BOOT電路圖因為我們不需要在線寫，所以為防止BOOT FLASH的程序被改寫，一般將/WE信號接高電平。MP

3、C860用8位數(shù)據(jù)口的方式訪問BOOT，經(jīng)緩沖之后的數(shù)據(jù)線為BD00-BD07。MPC860地址線使用A31-A13，經(jīng)一級驅(qū)動與BOOT相連。使用/CS0片選端，地址范圍0x0800 00000x0807 FFFF，使用內(nèi)部等待，等待周期為8。BOOT ROM中存放的是系統(tǒng)自舉程序，實現(xiàn)MPC860系統(tǒng)的自舉。當(dāng)系統(tǒng)上電后，MPC860首先運行BOOT ROM中的程序，該程序首先完成MPC860的初始化，然后根據(jù)參數(shù)，將Flash ROM中的應(yīng)用程序復(fù)制到SDRAM空間中，然后將控制權(quán)移交給該應(yīng)用程序運行；或準備應(yīng)用程序加載，進入調(diào)試狀態(tài)。二：大容量FLASH由于FLASH具有在掉電情況下保

4、持數(shù)據(jù)和容量大的特性，因此在公司的絕大多數(shù)運用中是用在CPU系統(tǒng)中存放系統(tǒng)的應(yīng)用軟件的，其運作過程如下：系統(tǒng)上電后，首先BOOTROM的片選被選中，它里面放的是CPU的初始化程序，這樣CPU就起來了，接著FLASH條的版本程序被下載到內(nèi)存條中，從而整個軟件就在CPU系統(tǒng)中運行起來，這樣一來可以提高系統(tǒng)運行速度，二來是方便版本的管理。因為一般來說系統(tǒng)支持遠程加載和更新軟件版本的功能，因此一般說來FLASH中必須開辟兩個相同的區(qū)域，分別作為軟件版本的保護和備份，這樣一旦出現(xiàn)在系統(tǒng)動態(tài)加載軟件失敗時，能保證備用軟件版本的正常啟動，使系統(tǒng)不致崩潰。典型介紹生產(chǎn)FLASH的廠商很多，我們將以廣為運用IN

5、TEL的28F128J3A芯片為例子來介紹，使大家對FLASH的操作有一個大致的了解，此芯片單片容量為128MBIT,(16BIT X 8M)。由于此系列的FLASH（28F128J3，28F640J3，28F320J3）的引腳完全兼容，因此可以簡單地通過器件替換提供128MBIT,64MBIT,32MBIT的容量。28F128J3A芯片的管腳簡單，分數(shù)據(jù)總線，地址總線，控制線，電源，地這么幾類；在使用的時候，只需接出使能，片選，寫控制三根控制線即可，其他的控制線可以接固定電平，下圖就是某CPU子卡的FLASH接法： FLASH 28F128J3A的操作是通過CPU分布各種命令來實現(xiàn)的，其命令

6、是通過數(shù)據(jù)總線，地址總線，控制線呈現(xiàn)某個固定電平構(gòu)成；下表就是28F128J3A所有命令對應(yīng)的各種信號的定義：從上表可以看出28F128J3A大部分命令的實現(xiàn)分為兩步實現(xiàn)：例如Block_Erase命令，而普通的讀命令Read_Array只要一步。對于28F128J3A的某些操作，是非常簡單的，例如讀操作：在芯片復(fù)位/上電后芯片默認為Read_Array模式，這樣可以直接讀取芯片的數(shù)據(jù)，但是如果在寫FLASH或發(fā)布了其他命令后再想讀取，那么就必須重新發(fā)布Read_Array命令才能讀??；對于其他的操作，尤其是分兩步完成的命令，其操作是通過幾個不同命令組合而成，具有一定的流程，并且在過程中經(jīng)常需

7、要不斷地從FLASH讀取狀態(tài)信息以進行下一步操作來保證操作的正確。在這里舉兩個操作流程的例子，通過這個例子，可以大致了解FLASH的操作：第一個是Read_Status_Register命令，這個命令是用來讀取芯片目前的狀態(tài)，其他操作的流程中經(jīng)常用到此命令以保證操作的正確，下圖是進行Read_Status_Register命令的流圖：第二個例子是使用Write_to_Buffer命令過程，我們可以看到，在其過程中，我們可以看到需要發(fā)布Read_Status_Register命令檢查芯片的狀態(tài)信息以判斷下一步：FPGA配置用PROM簡介這類可編程ROM是專為FPGA加載配置所用。其針對不同容量、

8、型號、廠家的FPGA，其存儲大小、性能不盡相同；但其使用的電路、方法、時序基本相同。而且，基本上是只可一次性擦寫。下面就以XILINX公司XC17S00A系列為例介紹一下。圖1 XC17S00A引腳圖FPGA的配置數(shù)據(jù)是事先燒入PROM中的，F(xiàn)PGA采用的是主串行配置方式，上電后FPGA產(chǎn)生配置時鐘給PROM，PROM則按照圖3的時序?qū)PGA進行配置，當(dāng)配置完成后FPGA的DONE信號就不使能PROM。圖2 PROM配置FPGA電路圖3 PROM的配置時序我們公司這類器件沒有一個是通用的，我們不推薦使用PROM配置這種方式。最好用CPU進行FPGA配置，這樣做增加了FPGA版本的靈活性，也大

9、大降低了成本。SSRAM介紹SSRAM支持高性能CPU、DSP、網(wǎng)絡(luò)套片等多種應(yīng)用場合。目前在公司多種產(chǎn)品中也有比較廣泛的應(yīng)用。一、SSRAM的選用在選用SSRAM時，一般需要考慮以下幾個方面：（1）根據(jù)設(shè)計需求、接口芯片的具體要求等確定SSRAM的芯片容量大小、數(shù)據(jù)寬度以及芯片速度等級；（2）根據(jù)以上信息確定SSRAM型號，并盡可能在公司通用件庫中選型；（3）根據(jù)信號定義及信號時序等確定SSRAM及其接口芯片的具體的電路連接關(guān)系。二、SSRAM的電路設(shè)計1、概述一般來說，SSRAM的信號主要包括以下幾部分：數(shù)據(jù)線、地址線、時鐘以及寫使能、輸出使能等控制信號等。在進行具體的電路設(shè)計時，一般只需

10、將這些主要信號與其接口的特定芯片的對應(yīng)信號直接對連即可，對于一些比較特殊的時序要求可以通過EPLD內(nèi)做邏輯實現(xiàn)。對于SSRAM上的一些不用的輸入信號進行適當(dāng)?shù)纳?、下拉處理?、應(yīng)用實例下面以RNC 中的一塊單板ASC上采用的SSRAM為例，來說明SSRAM的具體應(yīng)用。首先根據(jù)設(shè)計要求，ASC單板上的ATM層UNI/NNI管理接口芯片ALM需要一片數(shù)據(jù)寬度為32位的SSRAM作為外部存儲器。綜合考慮ALM外部存儲器所需的容量大小以及目前SSRAM的價格因素及芯片可采購性等各方面因素，可以選擇公司通用件CY7C1381B-100AC（代碼12300217）來實現(xiàn)。 CY7C1381B-100AC數(shù)

11、據(jù)寬度為32位，其信號線主要包括地址線、數(shù)據(jù)線、時鐘和一些控制信號，其具體信號如下表所示。信號類型信號名信號說明處理方式數(shù)據(jù)線DQA0：8數(shù)據(jù)線與其接口芯片直連DQB0：8DQC0：8DQD0：8地址線A0：18地址線與其接口芯片直連時鐘線CLK時鐘輸入，用來捕獲芯片的所有同步輸入與其接口芯片直連主要控制信號/OE輸出使能與其接口芯片直連/GW全局寫使能輸入與其接口芯片直連/CE1芯片片選信號下拉CE2上拉/CE3下拉/BWa，/BWb，/BWc，/BWd字節(jié)寫選擇輸入上拉（因為使用/GW信號，/BWa，/BWb，/BWc，/BWd，/BWE將被忽略）/BWE字節(jié)寫使能上拉（理由同上）/ADV

12、有效時，在burst訪問模式時地址自動增加上拉或下拉，可根據(jù)實際需要通過電阻選焊實現(xiàn)/ADSC控制器地址選通上拉或下拉，本應(yīng)用中下拉/ADSP處理器地址選通上拉或下拉，本應(yīng)用中上拉MODEBurst序列選擇，接地時選擇線性burst順序，懸空或上拉時選擇交織burst上拉或下拉，可根據(jù)實際需要通過電阻選焊，本應(yīng)用中選擇下拉分析ALM及所選SSRAM的具體接口信號可知，電路連接方面基本上只要將二者數(shù)據(jù)線、地址線、時鐘以及幾個主要控制信號直連，其他的信號做一些上下拉處理即可。如下圖所示，給出了二者接口的電路連接框圖。同時在表1中最后一列也給出了在該例中SSRAM各具體信號的相應(yīng)處理方式。SDRAM

13、應(yīng)用存儲器是容量數(shù)據(jù)處理電路的重要組成部分。隨著數(shù)據(jù)處理技術(shù)的進一步發(fā)展，對于存儲器的容量和性能提出了越來越高的要求。同步動態(tài)隨機存儲器SDRAM（Synchronous Dynamic Random Access Memory）因其容量大、讀寫速度快、支持突發(fā)式讀寫及相對低廉的價格而得到了廣泛的應(yīng)用。SDRAM的控制比較復(fù)雜，其接口電路設(shè)計是關(guān)鍵。1 SDRAM的主要控制信號和基本命令SDRAM的主要控制信號為：·CS：片選使能信號，低電平有效；·RAS：行地址選通信號，低電平有效；·CAS：列地址選通信號，低電平有效；·WE：寫使能信號，低電平有效。

14、SDRAM的基本命令及主要控制信號見表1。表1 SDRAM基本操作及控制信號命    令    名    稱CSRASCASWE命令禁止（NOP:Command inhibit）HXXX空操作（NOP：No operation）LHHH激活操作（ACT：Select bank and active row）LLHH讀操作（READ：Select bank and column,and start READ burst）LHLH寫操作（WRITE：Select bank and column,and sta

15、rt WRITE burst）LHLL突發(fā)操作停止（BTR：Burst terminate）LHHL預(yù)充電（PRE：Deactive row in bank or banks）LLHL自動刷新或自我刷新（REF：Auto refresh or self refresh）LLLH配置模式寄存器（LMR：Load mode register）LLLL所有的操作控制信號、輸入輸出數(shù)據(jù)都與外部時鐘同步。一個完備的SDRAM接口很復(fù)雜。對于常規(guī)的SDRAM應(yīng)用來說，處理的事件相對來說比較簡單，因而可以簡化設(shè)計而不影響性能。接口電路SDRAM的主要操作可以分為：初始化操作、讀操作、寫操作、自動刷新操作。（

16、1）初始化操作SDRAM上電一段時間后，經(jīng)過初始化操作才可以進入正常工作過程。初始化主要完成預(yù)充電、自動刷新模式寄存器的配置。(2) 激活操作SDRAM在進行讀寫之前，必須將位于某一個BANK或所有BANK中的行（row）地址進行激活，之后才能進行對相應(yīng)區(qū)域進行讀寫，激活操作中，地址線上出現(xiàn)的將是行地址和BANK選擇地址。（3）讀寫操作讀寫操作就是對SDRAM進行數(shù)據(jù)的存取，在讀寫操作期間，地址線上出現(xiàn)的將是列地址（COLUMN）和BANK選擇地址。讀寫操作可以進行單字節(jié)的操作，也可以進行BURST 操作。（4）刷新操作動態(tài)存儲器（Dynamic RAM）都存在刷新問題。這里主要采用自動刷新方

17、式，每隔一段時間向SDRAM發(fā)一條刷新命令。2 SDRAM應(yīng)用介紹目前我們的產(chǎn)品中，在應(yīng)用到微處理器時，基本上都要使用SDRAM作為處理器的主要內(nèi)存，由于技術(shù)的不斷發(fā)展，現(xiàn)在的CPU對SDRAM的要求也越來越高，主要體現(xiàn)在容量和速度上的提高，下面以美光公司的8M16為例，來介紹一下SDRAM在通訊系統(tǒng)中的具體應(yīng)用。MT8M16是美光公司在sdram上的一個代表產(chǎn)品，主要特點如下：1) 128MBIT容量： 2M X 16 X 4 BANKS2) 速度有10ns和7ns兩種，最新的還有5ns，支持最高的時鐘頻率可達200MHZ。3) 物理地址線A0-A11總共為12根，行列地址線復(fù)用，其中，行地

18、址線為A0-A11，列地址線為A0-A9，因此總共的邏輯地址共為22根，數(shù)據(jù)線寬為16bit，總?cè)萘繛?MX16bit=128Mbit。4) 內(nèi)部有4個BANK，通過和控制器相應(yīng)的輸出控制線相連，即可實現(xiàn)整個區(qū)間的訪問。下圖是用MOTOROLA的MPC8260和MT8M16相連接的示意圖：其中地址線和數(shù)據(jù)線可以按照常規(guī)的CPU接外設(shè)的方法來實現(xiàn)，要注意的是，對于SDRAM來說，行列地址線是復(fù)用的，控制線主要包括：1） 片選CS，選中SDRAM，實際上通過對cpu寄存器的設(shè)置就可以通過該片選信號決定了該SDRAM在CPU的地址空間中的基址2） 時鐘信號。3） 讀寫信號4） 其他：包括數(shù)據(jù)輸出屏蔽，時鐘使能等信號，這些都可以由cpu相應(yīng)的管腳來控制。FIFOFIFO(first in first out memory)是一種先進先出的存儲器，廣泛應(yīng)用于接口電路中的數(shù)據(jù)緩沖，數(shù)據(jù)暫存，在現(xiàn)代通訊產(chǎn)品中，許多數(shù)據(jù)的處理都是要經(jīng)過許多級處理器的樹立階段，在這些階段的結(jié)合過程中，往往需要進行數(shù)據(jù)的緩沖，這時，我們可以充分利用FIFO進行設(shè)計，使得我們的數(shù)據(jù)處理流程能夠更加合理和靈活。FIFO一般分為同步FIFO和異步FIFO，同步FIFO的讀寫都是和讀寫時鐘保持同步的，而異步FIFO的讀寫就沒有時鐘同步的概念了。一般來說，F(xiàn)IFO的主要信號有：ü 讀寫數(shù)據(jù)線：有9位的，也有18位的