數(shù)電實驗實驗報告參考模板

1、數(shù)字電路實驗報告1 / 17實驗一 組合邏輯電路分析一試驗用集成電路引腳圖 74LS00集成電路 74LS20集成電路 四2輸入與非門 雙4輸入與非門二實驗內(nèi)容1.實驗一自擬表格并記錄:ABCDYABCDY000001000000010100100010010100001111011101000110010101011011011001110101111111112.實驗二密碼鎖的開鎖條件是：撥對密碼，鑰匙插入鎖眼將電源接通，當兩個條件同時滿足時，開鎖信號為“1”，將鎖打開。否則，報警信號為“1”，則接通警鈴。試分析密碼鎖的密碼ABCD是什么？ABCD接邏輯電平開關(guān)。 最簡表達式為：X1=AB

2、CD 密碼為： 1001 表格為：ABCDX1X2ABCDX1X2000001100001000101100110001001101001001101101101010001110001010101110101011001111001011101111101三.實驗體會：1.分析組合邏輯電路時，可以通過邏輯表達式，電路圖和真值表之間的相互轉(zhuǎn)換來到達實驗所要求的目的。2.這次試驗比較簡單，熟悉了一些簡單的組合邏輯電路和芯片 ，和使用仿真軟件來設(shè)計和構(gòu)造邏輯電路來求解。實驗二 組合邏輯實驗（一） 半加器和全加器一實驗?zāi)康?. 熟悉用門電路設(shè)計組合電路的原理和方法步驟二預(yù)習內(nèi)容1. 復(fù)習用門電路設(shè)計

3、組合邏輯電路的原理和方法步驟。2. 復(fù)習二進制數(shù)的運算。3. 用“與非門”設(shè)計半加器的邏輯圖。4. 完成用“異或門”、“與或非”門、“與非”門設(shè)計全加器的邏輯圖。5. 完成用“異或”門設(shè)計的3變量判奇電路的原理圖。三元件參考依次為74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD），74LS136：Y=AB（OC門）四實驗內(nèi)容1. 用與非門組成半加器，用或非門、與或非門、與非門組成全加器（電路自擬） 半加器全加器被加數(shù)Ai01010101加數(shù)Bi00110011前級進位Ci-100001111和Si01101001新進位Ci000101112. 用異或

4、門設(shè)計3變量判奇電路，要求變量中1的個數(shù)為奇數(shù)是，輸出為1，否則為0.3變量判奇電路輸入A00001111輸入B00110011輸入C01010101輸出L011010013. “74LS283”全加器邏輯功能測試測試結(jié)果填入下表中：被加數(shù)A4A3A2A101111001加數(shù)B4B3B2B100010111前級進位C00或10或1和S4S3S2S11000100100000001新進位C40011五實驗體會：1.通過這次實驗，掌握了熟悉半加器與全加器的邏輯功能2.這次實驗的邏輯電路圖比較復(fù)雜，涉及了異或門、與或非門、與非門三種邏輯門，在接線時應(yīng)注意不要接錯。各芯片的電源和接地不能忘記接。實驗三

5、 組合邏輯實驗（二）數(shù)據(jù)選擇器和譯碼器的應(yīng)用一實驗?zāi)康氖煜?shù)據(jù)選擇器和數(shù)據(jù)分配器的邏輯功能和掌握其使用方法二預(yù)習內(nèi)容1. 了解所有元器件的邏輯功能和管腳排列2. 復(fù)習有關(guān)數(shù)據(jù)選擇器和譯碼器的內(nèi)容3. 用八選一數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)L=ABC+ABC+ABC+ABC和L=ABC4. 用3線8線譯碼器和與非門構(gòu)成一個全加器三參考元件數(shù)據(jù)選擇器74LS151,38線譯碼器74LS138.四實驗內(nèi)容1.數(shù)據(jù)選擇器的使用：當使能端EN=0時，Y是A2,A1,A0和輸入數(shù)據(jù)D0D7的與或函數(shù)，其表達式為：Y=i=07mi*Di（表達式1）式中mi是A2,A1,A0構(gòu)成的最小項，顯然當Di=1時，其對應(yīng)的最

6、小項mi在與或表達式中出現(xiàn)。當Di=0時，對應(yīng)的最小項就不出現(xiàn)。利用這一點，不難實現(xiàn)組合電路。將數(shù)據(jù)選擇器的地址信號A2,A1,A0作為函數(shù)的輸入變量，數(shù)據(jù)輸入D0D7作為控制信號，控制各最小項在輸出邏輯函數(shù)中是否出現(xiàn)，是能端EN始終保持低電平，這樣，八選一數(shù)據(jù)選擇器就成為一個三變量的函數(shù)產(chǎn)生器。用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)將上式寫成如下形式：L=m1D1+m3D3+m6D6+m7D7該式符合表達式1的標準形式，顯然D1、D3、D6、D7都應(yīng)該等于1，二式中沒有出現(xiàn)的最小項m0、m2、m4、m5，它們的控制信號D0、D2、D4、D5都應(yīng)該等于0。由此可畫出該邏輯函數(shù)產(chǎn)生器的邏輯

7、圖。L=ABC+ABC+ABC+ABC用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)根據(jù)上述原理自行設(shè)計邏輯圖，并驗證實際結(jié)果。2.3線8線譯碼器的應(yīng)用用3線8線譯碼器74LS138和與非門構(gòu)成一個全加器。寫出邏輯表達式并設(shè)計電路圖，驗證實際結(jié)果。3.擴展內(nèi)容 用一片74LS151構(gòu)成4變量判奇電路五、實驗體會1.數(shù)據(jù)選擇器用來對數(shù)據(jù)進行選擇，特別選擇適用于函數(shù)的分離，是比較常用的組合邏輯器件；譯碼器用于數(shù)據(jù)的編碼與譯碼中，也是較常用的邏輯器件。2.集成的組合邏輯電路也是有簡單的門電路組合而成，可以根據(jù)對邏輯電路的連接,集成的邏輯器件之間可以相互轉(zhuǎn)化，功能也進行了擴展了。實驗四：觸發(fā)器和計數(shù)器一

8、、 實驗?zāi)康?、 熟悉J-K觸發(fā)器的基本邏輯功能和原理。2、 了解二進制計數(shù)器工作原理。3、 設(shè)計并驗證十進制，六進制計數(shù)器。二、 預(yù)習內(nèi)容1、 復(fù)習有關(guān)R-S觸發(fā)器，J-K觸發(fā)器，D觸發(fā)器的內(nèi)容。觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯單元，具有記憶、存儲二進制信息的功能。從功能上看，觸發(fā)器可分為RS、D、JK、T、T等幾種類型。上述幾種觸發(fā)器雖然功能不同，但相互之間可以轉(zhuǎn)換。邊沿觸發(fā)器是指，只有在時鐘脈沖信號CP的上升沿或者是下降沿到來時，接收此刻的輸入信號，進行狀態(tài)轉(zhuǎn)換，而在其它任何時候輸入信號的變化都不會影響到電路的狀態(tài)。2、 預(yù)習有關(guān)計數(shù)器的工作原理。統(tǒng)計輸入脈沖個數(shù)的過程計數(shù)。能夠完成計

9、數(shù)工作的電路成為計數(shù)器。計數(shù)器的基本功能是統(tǒng)計時鐘脈沖的個數(shù)，即實現(xiàn)計數(shù)操作，也用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。計數(shù)器的種類很多，根據(jù)計數(shù)脈沖引入方式的不同，將計數(shù)器分為同步計數(shù)器和異步計數(shù)器；根據(jù)計數(shù)過程中計數(shù)變化趨勢，將計數(shù)器分為加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器；根據(jù)計數(shù)器中計數(shù)長度的不同，可以將計數(shù)器分為二進制計數(shù)器和非二進制計數(shù)器（例如十進制、N進制）。二進制計數(shù)器是構(gòu)成其他各種計數(shù)器的基礎(chǔ)。按照計數(shù)器中計數(shù)值的編碼方式，用n表示二進制代碼，N表示狀態(tài)位，滿足N=2“的計數(shù)器稱作二進制計數(shù)器。74LS161D是常見的二進制加法同步計數(shù)器3、 用觸發(fā)器組成三進制計數(shù)器。設(shè)計電路圖。4、

10、 用 74 LS 163和與非門組成四位二進制計數(shù)器，十進制計數(shù)器，六進制計數(shù)器。設(shè)計電路圖。三、 參考元件 74LS00 74LS107 74LS74 74LS163 四、實驗內(nèi)容1.R-S觸發(fā)器邏輯功能測試RS觸發(fā)器RSQQ觸發(fā)器電位01010101011100不確定00不變不變保持2.74LS163的邏輯功能測試74LS163的邏輯功能表如下輸入輸出crLDCTPCTTCPD0D1D2D3Q0Q1Q2Q30XXXXXXX000010XXd0d1d2d3d0d1d2d31111XXXX計數(shù)110XXXXX保持11X0XXXX保持3.用74LS163組成六進制計數(shù)器輸出QA QB QC QD

11、 從0000逐漸增1直至0101，此時QA=1,QC=1,經(jīng)過與非門后為低電平，輸入至CLR同步清零，又開始了下一輪的計數(shù)。故計數(shù)范圍為00000101，為六進制計數(shù)器。4.用74LS163組成十進制計數(shù)器輸出QA QB QC QD 從0000逐漸增1直至1001，此時QA=1,QD=1,經(jīng)過與非門后為低電平，輸入至CLR同步清零，又開始了下一輪的計數(shù)。故計數(shù)范圍為00001001，為十進制計數(shù)器。1、 用74LS163組成六十進制計數(shù)器五、實驗體會：這次試驗熟悉了計數(shù)器、譯碼器、顯示器等器件的使用方法，學會用它們組成具有計數(shù)、譯碼、顯示等綜合電路，并了解它們的工作原理。利用常用計數(shù)器通過設(shè)計

12、可以實現(xiàn)非常用進制計數(shù)器，一般有同步和異步兩種不同的方案，同時也可以采用清零和預(yù)置數(shù)來達到歸零的目的。實驗五 555集成定時器一實驗?zāi)康氖煜づc使用555集成定時器二實驗內(nèi)容1.555單穩(wěn)電路1） 按圖連接，組成一個單穩(wěn)觸發(fā)器2） 測量輸出端，控制端的電位與理論計算值比較3） 用示波器觀察輸出波形以及輸出電壓的脈寬。tw=RCln3=1.1RC2555多諧振蕩器1）按圖接線，組成一個多諧振蕩器輸出矩形波的頻率為：f=1.43/（R1+2R2）2）用示波器觀察波形通過示波器觀察到輸出波形為脈沖波3.接觸開關(guān)按圖接線，構(gòu)成一個接觸開關(guān)，摸一下觸摸線，LED亮一秒三實驗體會本次實驗是關(guān)于555集成定時

13、器以及它構(gòu)建的觸發(fā)器和振蕩器。555定時器在邏輯電路中用得非常廣泛，可以由它產(chǎn)生各種各樣的脈沖波形，一般作為信號源來使用。實驗六 數(shù)字秒表一實驗?zāi)康模?、了解數(shù)字計時裝置的基本工作原理和簡單設(shè)計方法。2、熟悉中規(guī)模集成器件和半導(dǎo)體顯示器的使用。3、了解簡單數(shù)字裝置的調(diào)試方法，驗證所設(shè)計的數(shù)字秒表的功能。二實驗元件：集成元件：555一片，74LS163一片，74LS248兩片，LED兩片，74LS00兩片。二極管IN4148一個，電位器100K一個，電阻，電容。三實驗內(nèi)容：1、實驗原理框圖 秒信號發(fā)生器用555定時器構(gòu)建多諧振蕩電路而成 六十進制計數(shù)器用兩塊74LS163組成 譯碼電路由74LS148組成 數(shù)碼顯示由LED組成。2、 設(shè)計內(nèi)容及要求譯碼電路秒計數(shù)器控制電路秒信號發(fā)生器數(shù)碼顯示器用上述元器件設(shè)計一個數(shù)字秒表電路，電路包含秒脈沖發(fā)生器、計數(shù)、譯碼，顯示00至59秒。具有清零、停止、啟動功能。至少使用一塊74LS248芯片及共陰極顯示器。3實驗電路圖設(shè)計如下：開關(guān)A