《電工與電子學(xué)》課件：第二十章門電路和組合邏輯電路

1、回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.1 20.1 脈沖信號脈沖信號20.2 20.2 基本門電路及其組合基本門電路及其組合20.3 20.3 TTL門電路門電路20.4 20.4 CMOS門電路門電路20.5 20.5 邏輯代數(shù)邏輯代數(shù)20.6 20.6 組合邏輯電路的分析和綜合組合邏輯電路的分析和綜合回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 掌握與門、或門、非門、與非門和異或門等的掌握與門、或門、非門、與非門和異或門等的邏輯功能，了解邏輯功能，了解TTL與非門及其電壓傳輸特性和主與非門及其電壓傳輸特性和主要參數(shù)

2、，了解要參數(shù)，了解CMOS門電路的特點，了解三態(tài)門和門電路的特點，了解三態(tài)門和集電極開路門電路的作用；掌握邏輯函數(shù)的表示方集電極開路門電路的作用；掌握邏輯函數(shù)的表示方法，并能應(yīng)用邏輯代數(shù)運算法則和卡諾圖化簡邏輯法，并能應(yīng)用邏輯代數(shù)運算法則和卡諾圖化簡邏輯函數(shù)；能分析和設(shè)計簡單的組合邏輯電路。函數(shù)；能分析和設(shè)計簡單的組合邏輯電路?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 與門、或門、非門、與非門、異或門的邏輯功能，與門、或門、非門、與非門、異或門的邏輯功能，TTL集成與非門的電壓傳輸特性和主要參數(shù)，三態(tài)門集成與非門的電壓傳輸特性和主要參數(shù)，三態(tài)門的概念和作用，

3、邏輯代數(shù)的基本運算法則，分析、綜的概念和作用，邏輯代數(shù)的基本運算法則，分析、綜合（設(shè)計）簡單的組合邏輯電路基本方法。合（設(shè)計）簡單的組合邏輯電路基本方法。了解了解加法加法器器、8421編碼器和二進(jìn)制譯碼器的工作原理。編碼器和二進(jìn)制譯碼器的工作原理。TTL集成與非門的電壓傳輸特性和主要參數(shù)。集成與非門的電壓傳輸特性和主要參數(shù)。講課講課4 4學(xué)時，習(xí)題學(xué)時，習(xí)題1 1學(xué)時。學(xué)時。 回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 模擬信號：模擬信號：電信號在時間上或數(shù)值上是連續(xù)變電信號在時間上或數(shù)值上是連續(xù)變化的，如溫度和速度?；?，如溫度和速度。 模擬電路：模擬電路：

4、處理模擬信號的電路。處理模擬信號的電路。 數(shù)字電路：數(shù)字電路：處理數(shù)字信號的電路。處理數(shù)字信號的電路。 數(shù)字信號：數(shù)字信號：電信號在時間上和數(shù)值上都是不連電信號在時間上和數(shù)值上都是不連續(xù)變化的，即所謂離散的，如尖頂波、矩形波。續(xù)變化的，即所謂離散的，如尖頂波、矩形波。回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出脈沖脈沖是一種躍變信號，并且持續(xù)時間短暫。是一種躍變信號，并且持續(xù)時間短暫。在數(shù)字電路中，信號（電壓和電流）是脈沖的。在數(shù)字電路中，信號（電壓和電流）是脈沖的。尖頂波尖頂波矩形波矩形波回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出

5、退出脈沖幅度脈沖幅度 A：脈沖信號變化的最大值。脈沖信號變化的最大值。脈沖上升時間脈沖上升時間 tr ：從脈沖幅度的從脈沖幅度的10%上升到上升到90%所需的時間。所需的時間。脈沖下降時間脈沖下降時間 tf ：從脈沖幅度的從脈沖幅度的90%下降到下降到10%所需的時間。所需的時間。以矩形波為例說明脈沖信號波形的一些參數(shù)以矩形波為例說明脈沖信號波形的一些參數(shù)20.1 20.1 脈沖信號脈沖信號A0.9A0.1Atrtf回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出脈沖周期脈沖周期 T：周期性脈沖信號相鄰兩個上升沿周期性脈沖信號相鄰兩個上升沿（或下降沿）的脈沖幅度的（

6、或下降沿）的脈沖幅度的10%兩點之間的時間間隔。兩點之間的時間間隔。脈沖寬度脈沖寬度 tp：從上升沿的脈沖幅度的從上升沿的脈沖幅度的50%到下到下降沿的脈沖幅度的降沿的脈沖幅度的50%所需的時間。所需的時間。20.1 20.1 脈沖信號脈沖信號脈沖頻率脈沖頻率 f ：單位時間的脈沖數(shù)。單位時間的脈沖數(shù)。TA0.9A0.1Atrtf0.5Atp回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出脈沖信號脈沖信號正脈沖：正脈沖：脈沖躍變后的值比初始值高。脈沖躍變后的值比初始值高。負(fù)脈沖：負(fù)脈沖：脈沖躍變后的值比初始值低。脈沖躍變后的值比初始值低。例：例：正脈沖正脈沖負(fù)脈沖負(fù)

7、脈沖 在數(shù)字電路中，通常根據(jù)脈沖信號的有無、個數(shù)、在數(shù)字電路中，通常根據(jù)脈沖信號的有無、個數(shù)、寬度和頻率進(jìn)行工作，所以抗干擾能力較強(qiáng)（干擾往往寬度和頻率進(jìn)行工作，所以抗干擾能力較強(qiáng)（干擾往往只影響脈沖幅度），準(zhǔn)確度較高。只影響脈沖幅度），準(zhǔn)確度較高。20.1 20.1 脈沖信號脈沖信號0+3V0- -3V0+3V0- -3V回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 在數(shù)字電路中，在數(shù)字電路中，門電路是最基本的邏輯元件門電路是最基本的邏輯元件。20.2.1 邏輯門電路的基本概念邏輯門電路的基本概念 基本邏輯門電路有與門、或門和非門?；具壿嬮T電路有與門、或門和

8、非門。 所謂所謂“門門”，就是一種開關(guān)，就是一種開關(guān)，在一定條件下它在一定條件下它能允許信號通過，條件不滿足，信號就通不過。能允許信號通過，條件不滿足，信號就通不過。 門電路的輸入信號與輸出信號之間存在一定的門電路的輸入信號與輸出信號之間存在一定的邏輯關(guān)系，所以邏輯關(guān)系，所以門電路又稱為邏輯門電路門電路又稱為邏輯門電路?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 與邏輯與邏輯 與邏輯：與邏輯：只有決定只有決定事物結(jié)果的全部條件同時事物結(jié)果的全部條件同時具備時，結(jié)果才會發(fā)生。具備時，結(jié)果才會發(fā)生。 或邏輯或邏輯 或邏輯：或邏輯：在決定事在決定事物結(jié)果的幾個條件中

9、只要物結(jié)果的幾個條件中只要有一個或一個以上條件具有一個或一個以上條件具備時，結(jié)果就會發(fā)生。備時，結(jié)果就會發(fā)生。20.2 20.2 基本門電路及其組合基本門電路及其組合邏輯表達(dá)式：邏輯表達(dá)式：YBA邏輯表達(dá)式：邏輯表達(dá)式：YBA+-YAB+-YAB回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 非邏輯非邏輯 非邏輯：非邏輯：條件具備了，條件具備了，結(jié)果不發(fā)生；而條件不具備結(jié)果不發(fā)生；而條件不具備時，結(jié)果卻發(fā)生了。時，結(jié)果卻發(fā)生了。 在分析邏輯電路時只用兩種相反的工作狀態(tài)，并用在分析邏輯電路時只用兩種相反的工作狀態(tài)，并用1和和0來代表。來代表。 門電路的輸入信號和輸出

10、信號都是用電位門電路的輸入信號和輸出信號都是用電位( (電平電平) )的的高低來表示，而電位的高低則用高低來表示，而電位的高低則用1和和0兩種狀態(tài)來區(qū)別。兩種狀態(tài)來區(qū)別。20.2 20.2 基本門電路及其組合基本門電路及其組合+-YAR邏輯表達(dá)式：邏輯表達(dá)式：YA 正邏輯系統(tǒng)：正邏輯系統(tǒng)：規(guī)定高電位為規(guī)定高電位為1，低電位為，低電位為0 ； 負(fù)邏輯系統(tǒng)：負(fù)邏輯系統(tǒng)：規(guī)定高電位為規(guī)定高電位為0，低電位為，低電位為1 ?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 二極管與門電路二極管與門電路電路電路邏輯功能邏輯功能當(dāng)輸入變量當(dāng)輸入變量A和和B全為全為1時，輸出變量

11、時，輸出變量Y為為1。當(dāng)輸入變量當(dāng)輸入變量A和和B不全為不全為1時，輸出變量時，輸出變量Y為為0；0 0 20.2.2 分立元件基本邏輯門電路分立元件基本邏輯門電路20.2 20.2 基本門電路及其組合基本門電路及其組合+5VRDAABYDB0 1 1 0 1 1 00010V0V0V3V0V0V0V3V0V3V3V3VABY與門邏輯狀態(tài)表與門邏輯狀態(tài)表回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出邏輯關(guān)系式邏輯關(guān)系式邏輯符號邏輯符號例：例：20.2 20.2 基本門電路及其組合基本門電路及其組合BAY&ABYABY回主頁回主頁 總目錄總目錄 章目錄章目錄

12、 上一頁上一頁 下一頁下一頁退出退出當(dāng)輸入變量當(dāng)輸入變量A和和B全為全為0 0時，輸出變量時，輸出變量Y為為0。當(dāng)輸入變量當(dāng)輸入變量A和和B只要有一個為只要有一個為1時，輸出變量時，輸出變量Y為為1；20.2 20.2 基本門電路及其組合基本門電路及其組合 二極管或門電路二極管或門電路電路電路邏輯功能邏輯功能0 0 ABY或門邏輯狀態(tài)表或門邏輯狀態(tài)表0 1 1 0 1 1 0111RDAABYDB0V0V3V0V0V3V3V3V0V3V3V3V回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.2 20.2 基本門電路及其組合基本門電路及其組合邏輯關(guān)系式邏輯關(guān)系式

13、邏輯符號邏輯符號例：例：BAY1ABYABY回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.2 20.2 基本門電路及其組合基本門電路及其組合輸出變量輸出變量Y與輸入變量與輸入變量A反相。反相。 晶體管非門電路晶體管非門電路電路電路邏輯功能邏輯功能0 1 10AY非門邏輯狀態(tài)表非門邏輯狀態(tài)表- -UBBAYRBRCRKT+12V0V12V3V截止截止0.3V飽和飽和非門電路也稱為非門電路也稱為反相器反相器。回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.2 20.2 基本門電路及其組合基本門電路及其組合邏輯關(guān)系式邏輯關(guān)系式邏輯

14、符號邏輯符號例：例：AY A1AYY回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 與非門電路與非門電路20.2.3 基本邏輯門電路的組合基本邏輯門電路的組合20.2 20.2 基本門電路及其組合基本門電路及其組合&AB1Y&ABY邏輯關(guān)系式邏輯關(guān)系式BAY邏輯圖邏輯圖邏輯符號邏輯符號邏輯功能邏輯功能當(dāng)輸入變量有一個或幾個為當(dāng)輸入變量有一個或幾個為0時，輸出為時，輸出為1。當(dāng)輸入變量全為當(dāng)輸入變量全為1時，輸出為時，輸出為0；回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.2 20.2 基本門電路及其組合基本門電路

15、及其組合 或非門電路或非門電路1AB1Y1ABY邏輯關(guān)系式邏輯關(guān)系式BAY邏輯圖邏輯圖邏輯符號邏輯符號邏輯功能邏輯功能當(dāng)輸入變量有一個或幾個為當(dāng)輸入變量有一個或幾個為1時，輸出為時，輸出為0。當(dāng)輸入變量全為當(dāng)輸入變量全為0時，輸出為時，輸出為1；回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.2 20.2 基本門電路及其組合基本門電路及其組合 與或非門電路與或非門電路DCBAY邏輯圖邏輯圖邏輯符號邏輯符號邏輯關(guān)系式邏輯關(guān)系式&ABCD&11Y1ABY& & CD回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁

16、退出退出分立元件門電路：分立元件門電路：由二極管、晶體管組成的門電路。由二極管、晶體管組成的門電路。 集成門電路：集成門電路：具有高可靠性和微型化等優(yōu)點。具有高可靠性和微型化等優(yōu)點。 在數(shù)字電路中，應(yīng)用最普遍的門電路是在數(shù)字電路中，應(yīng)用最普遍的門電路是與非門電路與非門電路?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路20.3.1 TTL TTL與非門電路與非門電路k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1&ABYTTL與非門電路及其邏輯符號與非門電路及其邏輯符號R1

17、+5VE1E2C1B1多發(fā)射極晶體管多發(fā)射極晶體管R1E1E2+5VC1T1回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1 輸入端不全為輸入端不全為1的情況的情況 當(dāng)輸入端當(dāng)輸入端A和和B至少有一個為至少有一個為0（約為約為0.3V）時，則時，則VB1( (0.30.7) )1V，它不足以向，它不足以向T2 提供正向基極電流，提供正向基極電流，所以所以T2 截止，以致截止，以致T4 也截止。也截止。由于由于VC25V，所以，所以T3導(dǎo)

18、通，則導(dǎo)通，則VY5R2IB3UBE3UD3VY50.70.73.6V即即 Y=1 由于由于T4截止，當(dāng)接截止，當(dāng)接負(fù)載后，有電流從負(fù)載后，有電流從UCC經(jīng)經(jīng)R4流向每個負(fù)載門，流向每個負(fù)載門，這種電流稱為這種電流稱為拉電流拉電流?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1 輸入端全為輸入端全為1的情況的情況 當(dāng)輸入端當(dāng)輸入端A和和B全為全為1( (約為約為3.6V) )時，時，T1的兩個發(fā)射的兩個發(fā)射結(jié)都反偏，因為結(jié)都反偏，因為

19、VB1( (2.1V) )VE1( (3.6V) )，則，則T2、T4飽和導(dǎo)通。飽和導(dǎo)通。VC2UCE2UBE40.30.71V即即 Y=0 因因T3截止，當(dāng)接負(fù)截止，當(dāng)接負(fù)載后載后T4的集電極電流全的集電極電流全部由外接負(fù)載門灌入，部由外接負(fù)載門灌入，這種電流稱為這種電流稱為灌電流灌電流。所以所以 VY0.3V 顯然顯然T3的基極電位不足以的基極電位不足以使使T3和和D3導(dǎo)通，所以導(dǎo)通，所以T3截止。截止?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路所以所以TTL門電路具有與非邏輯功能，即門電路具有與非邏輯功能，即B

20、AY 輸出高電平電壓輸出高電平電壓UOH和輸出低電平電壓和輸出低電平電壓UOL0.32.73.60.5 1.31.4 20UO/ /VUI/ /VA BCDETTL與非門的電壓傳輸特性與非門的電壓傳輸特性 將某一輸入端的電壓由零逐漸增大，而將其它輸將某一輸入端的電壓由零逐漸增大，而將其它輸入端接電源正極保持恒定高電位。入端接電源正極保持恒定高電位。 閾值電壓閾值電壓( (或稱門檻電壓或稱門檻電壓) )UT：輸出高電平轉(zhuǎn)為低電平時所對應(yīng)的輸出高電平轉(zhuǎn)為低電平時所對應(yīng)的輸入電壓。本圖輸入電壓。本圖UT=1.4V。 輸出高電平電壓輸出高電平電壓UOH：對應(yīng)于對應(yīng)于AB段的輸出電壓。段的輸出電壓。 輸

21、出低電平電壓輸出低電平電壓UOL：對應(yīng)于對應(yīng)于DE段的輸出電壓。段的輸出電壓。回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路 扇出系數(shù)扇出系數(shù)NO 指一個與非門能帶同類門的最大數(shù)目，它表示帶指一個與非門能帶同類門的最大數(shù)目，它表示帶負(fù)載能力。負(fù)載能力。 平均傳輸延遲時間平均傳輸延遲時間tpd 在與非門輸入端加上一個在與非門輸入端加上一個脈沖電壓，則輸出電壓將有一脈沖電壓，則輸出電壓將有一定的時間延遲。定的時間延遲。2pd2pd1pdttttpd1：上升延遲時間上升延遲時間tpd2：下降延遲時間下降延遲時間tpd1tpd2

22、50%50%輸入波形輸入波形輸出波形輸出波形回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路 輸入高電平電流輸入高電平電流IIH和輸入低電平電流和輸入低電平電流IIL 輸入高電平電流輸入高電平電流IIH：當(dāng)某一輸入端接高電平、其當(dāng)某一輸入端接高電平、其余輸入端接低電平時，流入該輸入端的電流。余輸入端接低電平時，流入該輸入端的電流。k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1 當(dāng)輸入為負(fù)電壓當(dāng)輸入為負(fù)電壓時，為防止發(fā)射極電時，為防止發(fā)射極電流過大，用流過大，用D1、D2使使輸入端電

23、壓鉗位在輸入端電壓鉗位在0V附近，起保護(hù)作用。附近，起保護(hù)作用。 輸入低電平電流輸入低電平電流IIL：當(dāng)某一輸入端接低電平、其當(dāng)某一輸入端接低電平、其余輸入端接高電平時，從該余輸入端接高電平時，從該輸入端流出的電流。輸入端流出的電流?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路20.3.2 三態(tài)輸出與非門電路三態(tài)輸出與非門電路AR1DR2R3R4BT1T2T3T4D3Y+5VE&AEYBEN&AEYBEN 當(dāng)控制端（或稱當(dāng)控制端（或稱使能端）使能端）E=1時，三態(tài)門的輸出狀態(tài)決時，三態(tài)門的輸出狀態(tài)決定于

24、輸入端定于輸入端 A、B 的狀態(tài)，實的狀態(tài)，實現(xiàn)與非邏輯關(guān)系，此時電路處現(xiàn)與非邏輯關(guān)系，此時電路處于工作狀態(tài)。于工作狀態(tài)。 當(dāng)當(dāng) E=0 時，時，T2、T3、T4都截止，輸出端開路都截止，輸出端開路而處于高阻狀態(tài)。而處于高阻狀態(tài)。 若在若在E 端串接一非端串接一非門，則狀態(tài)與之相反。門，則狀態(tài)與之相反?；刂黜摶刂黜?總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.3 TTL20.3 TTL門電路門電路 三態(tài)門最重要的一個用途：實現(xiàn)用一根導(dǎo)線輪流三態(tài)門最重要的一個用途：實現(xiàn)用一根導(dǎo)線輪流傳送幾個不同的數(shù)據(jù)或控制信號，這根導(dǎo)線稱為母線傳送幾個不同的數(shù)據(jù)或控制信號，這根導(dǎo)線稱為母

25、線（或總線）。（或總線）。&A1ENB1E1&A2ENB2E2&A3ENB3E3例：例： 只要讓各門的控制端輪流處于高只要讓各門的控制端輪流處于高電平，即任何時間只能有一個三態(tài)門電平，即任何時間只能有一個三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣，總線就會輪流接受高阻狀態(tài)，這樣，總線就會輪流接受各三態(tài)門的輸出。各三態(tài)門的輸出。 用總線來傳送數(shù)據(jù)或信號的方法用總線來傳送數(shù)據(jù)或信號的方法在計算機(jī)中被廣泛采用。在計算機(jī)中被廣泛采用。回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 MOS門電路：門電路：由絕

26、緣柵場效晶體管組成。由絕緣柵場效晶體管組成。 優(yōu)點：優(yōu)點：它具有制造工藝簡單，集成度高，功耗它具有制造工藝簡單，集成度高，功耗低，抗干擾能力強(qiáng)。低，抗干擾能力強(qiáng)。 缺點：缺點：工作速度較低。工作速度較低。 CMOS門電路：門電路：是一種互補(bǔ)對稱是一種互補(bǔ)對稱場效晶體管集場效晶體管集成電路，目前應(yīng)用最多。成電路，目前應(yīng)用最多。回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.4 CMOS20.4 CMOS門電路門電路20.4.1 CMOS CMOS非門電路（非門電路（CMOSCMOS反相器）反相器）GDSAG S D Y T1T2+UDDP溝道溝道N溝道溝道 當(dāng)輸

27、入當(dāng)輸入A為為1( (約為約為UDD) )時，時，T1的柵的柵- -源電壓大于開源電壓大于開啟電壓，導(dǎo)通；啟電壓，導(dǎo)通；T2的柵的柵- -源電壓小于開啟電壓的絕對值，源電壓小于開啟電壓的絕對值，截止。這時，截止。這時，T2的電阻比的電阻比T1高得多，電源電壓主要降高得多，電源電壓主要降在在T2上，故上，故 Y = 0 ( (約為約為0V) ) 。 當(dāng)輸入當(dāng)輸入A為為0( (約為約為0V) )時，時，T1截止，截止，T2導(dǎo)通。這時，電源電導(dǎo)通。這時，電源電壓主要降在壓主要降在T1上，故上，故 Y = 1( (約為約為UDD) ) 。AY 回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下

28、一頁下一頁退出退出20.4 CMOS20.4 CMOS門電路門電路20.4.2 CMOS CMOS與非門電路與非門電路 當(dāng)輸入當(dāng)輸入A、B全全為為1時，時，T1和和T2的都導(dǎo)通，電阻很的都導(dǎo)通，電阻很低；低；T3和和T4截止，電阻很高。這時，電源電壓主要降截止，電阻很高。這時，電源電壓主要降在負(fù)載管上，故在負(fù)載管上，故 Y = 0 。ABY 當(dāng)輸入至少有一個為當(dāng)輸入至少有一個為0時，則時，則T1和和T2截止，相應(yīng)的截止，相應(yīng)的負(fù)載管導(dǎo)通，因此負(fù)載管的負(fù)載管導(dǎo)通，因此負(fù)載管的總電阻很低，驅(qū)動管的總電總電阻很低，驅(qū)動管的總電阻很高。這時，電源電壓主阻很高。這時，電源電壓主要降在要降在T1、T2上，

29、故上，故 Y = 1 。GDSAG S D Y T1T4+UDDGDST3G S D T2B回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.4 CMOS20.4 CMOS門電路門電路20.4.3 CMOS CMOS或非門電路或非門電路當(dāng)輸入當(dāng)輸入A、B至少有一個至少有一個為為1時，輸出時，輸出Y = 0 。BAY當(dāng)輸入全為當(dāng)輸入全為0時，輸出時，輸出Y = 1 。GDSAG S D Y T2T4+UDDGDST3G S D T1B 總結(jié)：總結(jié)：與非門的輸入端愈多，與非門的輸入端愈多，串聯(lián)的驅(qū)動管也愈多，導(dǎo)通時的串聯(lián)的驅(qū)動管也愈多，導(dǎo)通時的總電阻就愈大，輸出低電

30、平值將總電阻就愈大，輸出低電平值將會因輸入端的增多而提高，所以會因輸入端的增多而提高，所以輸入端不能太多。而或非門電路輸入端不能太多。而或非門電路的驅(qū)動管是并聯(lián)的，不存在此問的驅(qū)動管是并聯(lián)的，不存在此問題，所以題，所以在在MOS電路中，或非電路中，或非門用得較多門用得較多。 回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 邏輯代數(shù)或稱布爾代數(shù)邏輯代數(shù)或稱布爾代數(shù)，它是分析與設(shè)計邏輯，它是分析與設(shè)計邏輯電路的數(shù)學(xué)工具。電路的數(shù)學(xué)工具。 它雖然和普通代數(shù)一樣也用字母表示變量，但它雖然和普通代數(shù)一樣也用字母表示變量，但變量的取值只有變量的取值只有1和和0兩種，所謂邏輯兩

31、種，所謂邏輯1和邏輯和邏輯0，代表，代表兩種相反的邏輯狀態(tài)。兩種相反的邏輯狀態(tài)。 邏輯代數(shù)所表示的是邏輯關(guān)系，不是數(shù)量關(guān)系，邏輯代數(shù)所表示的是邏輯關(guān)系，不是數(shù)量關(guān)系，這是它與普通代數(shù)本質(zhì)上的區(qū)別。這是它與普通代數(shù)本質(zhì)上的區(qū)別。20.5.1 邏輯代數(shù)運算法則邏輯代數(shù)運算法則回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出A AAAA AAAA AAAA A A 1 11 00100交換律交換律ABBA基本運算法則基本運算法則BAAB 20.5 20.5 邏輯代數(shù)邏輯代數(shù)結(jié)合律結(jié)合律 CBACBACBABCACABABC回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上

32、一頁 下一頁下一頁退出退出分配律分配律ACABCBACABABCA證：證：BCACABAACABABCCBAABCCBA1BCA20.5 20.5 邏輯代數(shù)邏輯代數(shù)吸收律吸收律ABBAA證：證：BAAABAAABABA 1AAABAABAA回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出證：證：BAABAABAAABABAABABAABAAB20.5 20.5 邏輯代數(shù)邏輯代數(shù)BABAA證：證：BABABBBAABAABBAA 反演律反演律( (摩根定律摩根定律) )BABABAAB回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出20.5

33、.2 邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法例：例：有一有一T形走廊，在相會處有一路燈，在進(jìn)入走廊的形走廊，在相會處有一路燈，在進(jìn)入走廊的A、B、C三地各有控制開關(guān)，都能獨立進(jìn)行控制。任三地各有控制開關(guān)，都能獨立進(jìn)行控制。任意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。設(shè)三個開關(guān)同時閉合，燈亮。設(shè)A、B、C代表三個開關(guān)代表三個開關(guān)（輸入變量），開關(guān)閉合其狀態(tài)為（輸入變量），開關(guān)閉合其狀態(tài)為1，斷開為，斷開為0；燈亮；燈亮Y（輸出變量）為（輸出變量）為1，燈滅為，燈滅為0。分別用四種方法表示邏。分別用四種方法表示邏輯函數(shù)輯函數(shù)Y

34、。20.5 20.5 邏輯代數(shù)邏輯代數(shù) 邏輯函數(shù)常用邏輯狀態(tài)表、邏輯式、邏輯圖和卡諾邏輯函數(shù)常用邏輯狀態(tài)表、邏輯式、邏輯圖和卡諾圖四種方法表示。圖四種方法表示。回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 邏輯狀態(tài)表邏輯狀態(tài)表20.5 20.5 邏輯代數(shù)邏輯代數(shù)A B C Y0 0 1 10 1 0 11 0 0 10 0 0 00 1 1 01 0 1 01 1 0 01 1 1 1例：例：有一有一T形走廊，在相會處有一路形走廊，在相會處有一路燈，在進(jìn)入走廊的燈，在進(jìn)入走廊的A、B、C三地各有三地各有控制開關(guān)，都能獨立進(jìn)行控制。任意控制開關(guān)，都能獨立進(jìn)行控制。

35、任意閉合一個開關(guān)，燈亮；任意閉合兩個閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。設(shè)亮。設(shè)A、B、C代表三個開關(guān)（輸入代表三個開關(guān)（輸入變量），開關(guān)閉合其狀態(tài)為變量），開關(guān)閉合其狀態(tài)為1，斷開，斷開為為0；燈亮；燈亮Y（輸出變量）為（輸出變量）為1，燈滅，燈滅為為0。分別用四種方法表示邏輯函數(shù)。分別用四種方法表示邏輯函數(shù)Y。 用輸入、輸出變量的邏輯狀態(tài)（用輸入、輸出變量的邏輯狀態(tài)（1或或0）以表格形式）以表格形式來表示邏輯函數(shù)。來表示邏輯函數(shù)。若若有有n個輸入變量，則有個輸入變量，則有2n種組合。種組合?；刂黜摶刂黜?總目錄總目錄 章目錄章

36、目錄 上一頁上一頁 下一頁下一頁退出退出 邏輯式邏輯式取取 Y = 1( (或或 Y = 0 ) )列邏輯列邏輯式式用與、或、非等運算來表達(dá)邏輯函數(shù)的表達(dá)式。用與、或、非等運算來表達(dá)邏輯函數(shù)的表達(dá)式。由邏輯狀態(tài)表寫出邏輯式由邏輯狀態(tài)表寫出邏輯式20.5 20.5 邏輯代數(shù)邏輯代數(shù)A B C Y0 0 1 10 1 0 11 0 0 10 0 0 00 1 1 01 0 1 01 1 0 01 1 1 1對一種組合而言，輸入變量之間對一種組合而言，輸入變量之間是與邏輯關(guān)系。是與邏輯關(guān)系。 對應(yīng)于對應(yīng)于 Y = 1 ，若輸入變，若輸入變量為量為1，則取其原變量，則取其原變量( (如如 A ) )；

37、若輸入變量為若輸入變量為 0，則取其反變量，則取其反變量( (如如 ) )。而后取乘積項。而后取乘積項。A如：如：BCA回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出ABCCBACBACBAY反之，也可以由邏輯式列出邏輯狀態(tài)表。反之，也可以由邏輯式列出邏輯狀態(tài)表。20.5 20.5 邏輯代數(shù)邏輯代數(shù)A B C Y0 0 1 10 1 0 11 0 0 10 0 0 00 1 1 01 0 1 01 1 0 01 1 1 1各種組合之間是或邏輯關(guān)系，取乘積項之和。各種組合之間是或邏輯關(guān)系，取乘積項之和。如：如：CBACBACBAABC例：例：CABCABYA B C

38、 Y0 0 1 00 1 0 01 0 0 00 0 0 00 1 1 11 0 1 11 1 0 11 1 1 1回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出最小項最小項 設(shè)設(shè)A，B，C是三個輸入變量，有八種組合，相應(yīng)的是三個輸入變量，有八種組合，相應(yīng)的乘積項（即最小項）也有八個：乘積項（即最小項）也有八個：ABCCABCBACBABCACBACBACBA,n個輸入變量有個輸入變量有2n個最小項個最小項每項都含有三個輸入變量，每個變量是它的一個因子；每項都含有三個輸入變量，每個變量是它的一個因子；20.5 20.5 邏輯代數(shù)邏輯代數(shù)每項中每個因子或以原變量（每

39、項中每個因子或以原變量（A，B，C）的形式或）的形式或以反變量（以反變量（ ， ， ）的形式出現(xiàn)一次。）的形式出現(xiàn)一次。A B C回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出例：例：寫出寫出Y=AB+BC+CA的最小項邏輯式。的最小項邏輯式。解：解：CABCABY 同一個邏輯函數(shù)可以用不同的邏輯式來表達(dá)，但同一個邏輯函數(shù)可以用不同的邏輯式來表達(dá)，但由最小項組成的與或邏輯式則是唯一的由最小項組成的與或邏輯式則是唯一的，而，而邏輯狀態(tài)邏輯狀態(tài)表表是用最小項表示的，因而是用最小項表示的，因而也是唯一的也是唯一的。 BBCAAABCCCABCBAABCBCAABCCAB

40、ABCCBABCACABABC 20.5 20.5 邏輯代數(shù)邏輯代數(shù)回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 邏輯圖邏輯圖 一般由邏輯式畫出一般由邏輯式畫出邏輯圖。邏輯圖。 因為邏輯式不是唯因為邏輯式不是唯一的，所以邏輯圖也一的，所以邏輯圖也不是唯一的。不是唯一的。20.5 20.5 邏輯代數(shù)邏輯代數(shù)ABCCBACBACBAY1111AYBCABCABC回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 由邏輯狀態(tài)表寫出的邏輯式，以及由此畫出的由邏輯狀態(tài)表寫出的邏輯式，以及由此畫出的邏輯圖，往往比較復(fù)雜。如果經(jīng)過簡化，就可以少用邏輯

41、圖，往往比較復(fù)雜。如果經(jīng)過簡化，就可以少用元件，可靠性也因而提高。元件，可靠性也因而提高。20.5.3 邏輯函數(shù)的化簡邏輯函數(shù)的化簡20.5 20.5 邏輯代數(shù)邏輯代數(shù)例：例： 應(yīng)用邏輯代數(shù)運算法則化簡應(yīng)用邏輯代數(shù)運算法則化簡并項法并項法CCBACCABBAABCBACABCBAABCY1 AA應(yīng)用應(yīng)用 消去變消去變量。量。BBAA回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出例例：CBCAABY配項法配項法AACBCAABCBACABCAABCAABBCACAB11AABB應(yīng)用應(yīng)用 展開、合展開、合并化簡。并化簡。20.5 20.5 邏輯代數(shù)邏輯代數(shù)加項法加項法

42、AAA應(yīng)用應(yīng)用 合并化合并化簡。簡。例：例：CBACBAABCYABCCBABCAABCACBC BBACAABC回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出CB吸收法吸收法EDCBACBY例：例：AABA應(yīng)用應(yīng)用 消去多余消去多余因子。因子。20.5 20.5 邏輯代數(shù)邏輯代數(shù)例：例：DBCDCBAABDABCYABDBCDCBAABCDBCDCBAABDBCDCBABCDDCBABCDCDBABDADBCDCBAABCBCDABCDBDBCDCAAB回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出例：例：CBBDABCDBCABD

43、DABCCBDBCABDDABC11CBDBCBDABCCDCDACBCCDACB1DACBB20.5 20.5 邏輯代數(shù)邏輯代數(shù)回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出 已知邏輯圖已知邏輯圖列邏輯狀態(tài)表列邏輯狀態(tài)表分析邏輯功能分析邏輯功能分析步驟分析步驟組合邏輯電路：組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。運用邏輯代數(shù)運用邏輯代數(shù)化簡或變換化簡或變換寫邏輯式寫邏輯式20.6.1 組合邏輯電路的分析組合邏輯電路的分析回主頁回主頁

44、總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出例例1：分析下圖的邏輯功能。分析下圖的邏輯功能。由邏輯圖寫出邏輯式由邏輯圖寫出邏輯式20.6 20.6 組合邏輯電路的分析和綜合組合邏輯電路的分析和綜合ABABAABYABBABBABAY運用邏輯代數(shù)化簡運用邏輯代數(shù)化簡ABBABAYABBABAABBABABABBAABABA解：解：回主頁回主頁 總目錄總目錄 章目錄章目錄 上一頁上一頁 下一頁下一頁退出退出由化簡后的邏輯式列邏輯狀態(tài)表由化簡后的邏輯式列邏輯狀態(tài)表分析邏輯功能分析邏輯功能20.6 20.6 組合邏輯電路的分析和綜合組合邏輯電路的分析和綜合0 0 0 1 1 0 1 1 0110ABYBABAYBA當(dāng)輸入端當(dāng)輸入端A、B相異時，輸出為相異時，輸出為1；輸入端輸入端A、B相同時，輸出為相同時，輸出為0。這種電路稱為這種電路稱為異或門電路異或門電路。=1ABY邏輯符號邏輯