第6章總線結(jié)構(gòu)

1、總 線 結(jié) 構(gòu)第 章第6章總 線 結(jié) 構(gòu)6.1總線的基本概念總線的基本概念6.2總線仲裁和總線通信總線仲裁和總線通信6.3總線舉例總線舉例本章小結(jié)本章小結(jié)習題習題6總 線 結(jié) 構(gòu)第 章 6.1總線的基本概念總線的基本概念總線是構(gòu)成計算機系統(tǒng)的互連機構(gòu)互連機構(gòu)， 是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路數(shù)據(jù)傳送的公共通路。 總線不僅僅是一組傳輸線， 它還包括一套管理信息傳輸?shù)囊?guī)則（協(xié)議）一套管理信息傳輸?shù)囊?guī)則（協(xié)議）。 在計算機系統(tǒng)中， 總線可以看成一個具有獨立功能的組成部件。 總 線 結(jié) 構(gòu)第 章6.1.1總線的特性總線的特性 為了充分發(fā)揮總線的作用， 每個總線標準都必須有具體和明確的規(guī)范

2、說明。 規(guī)范說明通常包括如下幾個方面的技術(shù)規(guī)范或特性： （1） 物理特性。 物理連接方式、 連線的類型、 連線的數(shù)量、 接插件的形狀和尺寸、 引腳線的排列方式等。 根據(jù)連線的類型， 計算機系統(tǒng)的總線可分為電纜式、 主板式和背板式。 電纜式總線通常采用扁平電纜連接電路板； 主板式總線通常在主機板上采用插槽方式供電路板插入； 背板式總線則在機箱中設置一個插槽板， 其他功能模塊或設備電路板都以插板的方式插入背板。總 線 結(jié) 構(gòu)第 章（2） 功能特性。 總線的功能特性包括總線的功能層次、 資源類型、 信息傳遞類型、 信息傳遞方式和控制方式、 總線中每一根線的功能等。 例如地址總線的寬度指明了總線能夠直

3、接訪問存儲器的地址空間范圍； 數(shù)據(jù)總線的寬度指明了訪問一次存儲器或外設時能夠交換數(shù)據(jù)的位數(shù)； 控制總線包括CPU發(fā)出的各種控制命令（如存儲器讀/寫、 I/O讀/寫等）， 請求信號與仲裁信號、 中斷信號等。總 線 結(jié) 構(gòu)第 章（3） 電氣特性。 總線的電氣特性定義每一根線上信號的傳遞方向及有效電平范圍。 信號的電平指TTL電平、 CMOS電平等。 總線中有采用5 V標準的， 有采用3.3 V標準的， 還有采用1.5 V標準的， 甚至0.8 V標準的。從允許的數(shù)據(jù)傳輸方向來看， 總線可以有單向傳輸單向傳輸（單工）總線和雙向傳輸雙向傳輸（雙工）總線兩種。 雙向傳輸?shù)目偩€又可分為半雙工半雙工的和全雙工

4、全雙工的。 單向總線只能將信息從總線的一端傳輸?shù)搅硪欢耍?不能反向傳輸。 半雙工總線可以在兩個方向上輪流傳輸信息， 全雙工總線可在兩個方向上同時傳輸信息。 總線中的單向信號線有輸入信號線、輸入信號線、 輸出信號輸出信號線之分。 總 線 結(jié) 構(gòu)第 章在單處理機總線中， 一般規(guī)定送入CPU的信號為輸入信號， 從CPU發(fā)出的信號為輸出信號。 這種總線中的地址線一般為輸出信號線， 數(shù)據(jù)線為雙向信號線， 控制信號線有輸入信號線， 也有輸出信號線。 （4） 時間特性。 時間特性定義了每根線在什么時間有效。 只有規(guī)定了總線上各信號有效的時序關(guān)系， CPU才能正確無誤地使用。 總 線 結(jié) 構(gòu)第 章6.1.2總

5、線的標準化總線的標準化相同的指令系統(tǒng)， 相同的功能， 不同廠家生產(chǎn)的各功能部件在實現(xiàn)方法上幾乎沒有相同的， 但各廠家生產(chǎn)的相同功能部件卻可以互換使用， 其原因在于它們都遵守了相同的系統(tǒng)總線的要求， 這就是系統(tǒng)總線的標準化問題。 總 線 結(jié) 構(gòu)第 章總線標準是指芯片之間、總線標準是指芯片之間、 插板之間及系統(tǒng)之間，插板之間及系統(tǒng)之間， 通過總通過總線進行連接和傳輸信息時，線進行連接和傳輸信息時， 應遵守的一些協(xié)議與規(guī)范，應遵守的一些協(xié)議與規(guī)范， 包括包括硬件和軟件兩個方面硬件和軟件兩個方面， 如總線工作時鐘頻率、 總線信號線定義、 總線系統(tǒng)結(jié)構(gòu)、 總線仲裁機構(gòu)與配置機構(gòu)、 電氣規(guī)范、 機械規(guī)范和

6、實施總線協(xié)議的驅(qū)動與管理程序。 平時我們所說的總線， 實際上指的是總線標準總線標準。 不同的標準，不同的標準， 就形成了不就形成了不同類型和同一類型不同版本的總線同類型和同一類型不同版本的總線。 比較常用的總線標準有ISA總線、 EISA總線、 VESA總線、 PCI總線。 總 線 結(jié) 構(gòu)第 章 總線標準的產(chǎn)生通常有兩種途徑： 一是某計算機制造廠家（或公司）或集團在研制本公司的微機系統(tǒng)時所采用的一種總線， 由于其性能優(yōu)越， 得到用戶普遍接受， 逐漸形成一種被業(yè)界廣泛支持和承認的事實上的總線標準， 典型的例子如ISA總線； 二是在國際標準組織或機構(gòu)主持下開發(fā)和制定的總線標準， 公布后由廠家和用戶

7、使用， 例如PCI Express總線。 隨著微處理器技術(shù)的發(fā)展， 總線技術(shù)和總線標準也在不斷發(fā)展和完善， 原先的一些總線標準已經(jīng)或正在被淘汰， 新的性能優(yōu)越的總線標準及技術(shù)也在不斷產(chǎn)生?？?線 結(jié) 構(gòu)第 章6.1.3總線的分類總線的分類 按總線相對于CPU的位置可將總線分為內(nèi)部總線內(nèi)部總線（internal bus）和外部總線外部總線（external bus）兩種。 在CPU內(nèi)部， 各寄存器之間和算術(shù)邏輯部件ALU與控制部件之間傳輸數(shù)據(jù)所用的總線稱為內(nèi)部總線內(nèi)部總線； 而外部總線是指CPU與內(nèi)存和輸入/輸出設備接口之間進行通信的通路。由于CPU通過總線實現(xiàn)取指令和與內(nèi)存/外設的數(shù)據(jù)交換，

8、在CPU與外設一定的情況下， 總線速度是制約計算機整體性能的主要因素。 總 線 結(jié) 構(gòu)第 章計算機的外部總線按其功用來劃分主要有局部總線局部總線、 系系統(tǒng)總線統(tǒng)總線、 通信總線通信總線三種類型。 1、局部總線是在傳統(tǒng)的ISA總線和CPU總線之間增加的一級總線或管理層， 它的出現(xiàn)是由于電腦軟硬件功能的不斷發(fā)展， 系統(tǒng)原有的ISA/EISA等已遠遠不能適應系統(tǒng)高傳輸能力的要求， 而成為整個系統(tǒng)的主要瓶頸。 局部總線主要可分為三種： 專用局部總線、 VL總線（VESA Local Bus）和PCI總線（Peripheral Component Interconnect）。 而2、系統(tǒng)總線是電腦系統(tǒng)內(nèi)

9、部各部件（插板）之間進行連接和傳輸信息的一組信號線， 例如ISA、 EISA、 MCA、 AGP等。 3、通信總線是系統(tǒng)之間或微機系統(tǒng)與設備之間進行通信的一組信號線。 總 線 結(jié) 構(gòu)第 章按總線功能來劃分可分為地址總線、 數(shù)據(jù)總線、 控制總線三類。 我們通常所說的總線都包括上述三個組成部分， 地址總線（ABUS）用來傳送地址信息， 數(shù)據(jù)總線（DBUS）用來傳送數(shù)據(jù)信息， 控制總線（CBUS）用來傳送各種控制信號。 例如ISA總線共有98條線（即ISA插槽有98個引腳）， 其中數(shù)據(jù)線有16條（構(gòu)成數(shù)據(jù)總線）， 地址線有24條（構(gòu)成地址總線）， 其余為控制信號線（構(gòu)成控制總線）、 接地線和電源接地

10、線和電源線線。 地址線和數(shù)據(jù)線可以復用可以復用，例如在PCI總線中， 地址線和數(shù)據(jù)線就是分時復用的。 總 線 結(jié) 構(gòu)第 章 按總線在微機系統(tǒng)中的位置可分為機內(nèi)總線機內(nèi)總線和機外總線機外總線（peripheral bus）兩種。 我們上邊所說的總線都是機內(nèi)總線， 而機外總線顧名思義是指與外部設備接口相連的， 實際上是一種外設的接口標準外設的接口標準。 如目前電腦上使用的接口標準IDE、 SCSI、 SATA、 USB和IEEE 1394等， 前三種主要是與硬盤、 光驅(qū)等設備接口相連， 后面兩種新型外部總線可以用來連接多種外部設備。 總 線 結(jié) 構(gòu)第 章按數(shù)據(jù)在總線中傳送的位數(shù)劃分， 可將總線分為

11、串行總串行總線線和并行總線并行總線。 數(shù)據(jù)的各位能同時傳送的總線稱為并行總線； 數(shù)據(jù)需要逐位依次傳送的總線稱為串行總線。 到目前為止， 內(nèi)部總線幾乎都是并行的內(nèi)部總線幾乎都是并行的， 例如ISA、 EISA、 MCA、 VESA、 PCI、 AGP等； 而外部總線有并行和串行之分， 例如USB、 IEEE1394等就是采用串行傳輸?shù)拇袀鬏數(shù)摹?也有并行與串行相結(jié)合的總線， 即數(shù)據(jù)分成幾部分， 每一部分的各位并行傳送， 而各個部分依次傳送。 按信息傳送的方向， 總線可分為單向總線和雙向總線。 例如， 傳送地址信息的總線多為單向總線， 而傳送數(shù)據(jù)的總線多為雙向總線。 總 線 結(jié) 構(gòu)第 章6.1.

12、4總線的性能總線的性能總線的性能指標有多個方面， 它們從不同側(cè)面體現(xiàn)總線的優(yōu)劣。 （1） 總線寬度： 總線中數(shù)據(jù)總線的數(shù)量數(shù)據(jù)總線的數(shù)量， 用bit（位）表示， 總線寬度有8位、 16位、32位、 64位等。 顯然， 總線的數(shù)據(jù)傳輸量與總線寬度成正比。 總線寬度越大， 其數(shù)據(jù)傳輸量也越高。 但是帶來的問題是總線設計復雜度增加， 硬件成本增加以及使用難度上升， 而且在實際工程實現(xiàn)上也會帶來一些麻煩。 總 線 結(jié) 構(gòu)第 章（2） 總線時鐘： 總線中各種信號的定時基準定時基準。 一般來說， 總線時鐘頻率越高， 其單位時間內(nèi)的數(shù)據(jù)傳輸量越大， 但二者不完全是比例關(guān)系。 隨著技術(shù)的不斷進步， 總線時鐘也

13、在快速地發(fā)生變化。 例如ISA總線時鐘為8 MHz， 到了PCI局部總線， 其時鐘為33/66 MHz。 （3） 最大數(shù)據(jù)傳輸速率最大數(shù)據(jù)傳輸速率： 在總線中每秒鐘傳輸?shù)淖畲笞止?jié)量， 用MBs表示， 即每秒多少兆字節(jié)。 在現(xiàn)代微機中， 一般可做到一個總線時鐘周期完成一次數(shù)據(jù)傳輸， 因此總線的最大數(shù)據(jù)傳輸速率為總線寬度除以8（每次傳輸?shù)淖止?jié)數(shù)）再乘以總線時鐘頻率。總 線 結(jié) 構(gòu)第 章 例如， PCI總線的寬度為32位， 總線時鐘頻率取33 MHz， 則最大數(shù)據(jù)傳輸速率為132 MBs。 而像PCI Express總線采用16通道時， 其最大數(shù)據(jù)傳輸速率（編碼方式）可以達到10 GBs。 但有些總

14、線采用了一些新技術(shù)（如在時鐘脈沖的上邊沿和下邊沿都選通數(shù)據(jù)等）， 使最大數(shù)據(jù)傳輸速率比上面的計算結(jié)果還要高?？偩€是用來傳輸數(shù)據(jù)信息的， 所采取的各項提高性能的措施最終都要反映在傳輸速率上， 所以在諸多的指標中最大數(shù)據(jù)傳輸速率是最重要的。 最大數(shù)據(jù)傳輸速率有時被說成帶最大數(shù)據(jù)傳輸速率有時被說成帶寬寬（bandwidth）。 總 線 結(jié) 構(gòu)第 章提高時鐘頻率能夠提高總線帶寬， 提高數(shù)據(jù)總線的寬度也可以提高總線帶寬。 可以通過下列公式計算總線帶寬： 總線帶寬=（總線寬度/8位）總線頻率 （6.1）例例6.1如果一個總線時鐘周期中并行傳送64位數(shù)據(jù)， 總線時鐘頻率為66 MHz， 則其總線帶寬是多少?

15、解解： 設總線帶寬為Dr， 64位=8B(B表示字節(jié))， 則Dr為 Dr=8B661000000/s=528 MB/s即總線帶寬為528 MB/s。 總 線 結(jié) 構(gòu)第 章（4） 信號線數(shù)： 總線中信號線的總數(shù)， 包括數(shù)據(jù)總線、 地址總線和控制總線。 信號線數(shù)與性能不成正比， 但反映了總線的復雜程度。 （5） 負載能力： 總線中信號線帶負載的能力。 該能力強表明可接的總線板卡可多一些。當然， 不同的板卡對總線的負載是不一樣的， 所接板卡負載的總和不應超過總線的最大負載能力。 總 線 結(jié) 構(gòu)第 章（6） 同步方式： 有同步或異步之分。 在同步方式下， 總線上主模塊與從模塊進行一次傳輸所需的時間（即

16、傳輸周期或總線周期）是固定的， 并嚴格按系統(tǒng)時鐘來統(tǒng)一定時主、系統(tǒng)時鐘來統(tǒng)一定時主、 從模塊之間的傳輸操作從模塊之間的傳輸操作， 只要總線上的設備都是高速的， 總線的帶寬便可允許很寬。 在異步方式下， 采用應答式傳輸應答式傳輸技術(shù)， 允許從模塊自行調(diào)整響應時間， 即傳輸周期是可以改變的， 故總線帶寬減少。 總 線 結(jié) 構(gòu)第 章（7） 總線復用： 數(shù)據(jù)線和地址線是否共用數(shù)據(jù)線和地址線是否共用。 若地址線和數(shù)據(jù)線共用一條物理線， 即某一時刻該線上傳輸?shù)氖堑刂沸盘枺?而另一時刻傳輸?shù)氖菙?shù)據(jù)或總線命令， 這種一條線作多種用途的技術(shù)， 叫做多路復用多路復用。 若地址線和數(shù)據(jù)線是物理上分開的， 就屬非多路

17、復用。 采用多路復用， 可以減少總線的數(shù)目。 （8） 總線控制方式： 包括傳輸方式（猝發(fā)方式）、 并發(fā)工作、 設備自動配置、 中斷分配及仲裁方式等。 （9） 其他指標： 電源電壓等級是5 V還是3.3 V， 能否擴展64位寬度等?？?線 結(jié) 構(gòu)第 章6.1.5單機系統(tǒng)的總線結(jié)構(gòu)單機系統(tǒng)的總線結(jié)構(gòu)根據(jù)連接方式的不同， 單機系統(tǒng)中采用的總線結(jié)構(gòu)有兩種基本類型： 1、單總線結(jié)構(gòu)2、多總線結(jié)構(gòu)。 總 線 結(jié) 構(gòu)第 章1. 單總線結(jié)構(gòu)單總線結(jié)構(gòu) 在許多單處理器的計算機中， 使用一條單一的系統(tǒng)總線來連接CPU、 主存和I/O設備，叫做單總線結(jié)構(gòu)， 如圖6.1所示。 在單總線結(jié)構(gòu)中， 要求連接到總線上的邏輯

18、部件必須高速運行， 以便在某些設備需要使用總線時能迅速獲得總線控制權(quán)； 而當不再使用總線時， 能迅速放棄總線控制權(quán)。 否則， 當一條總線由多種功能部件共用時， 可能導致很大的時間延遲?？?線 結(jié) 構(gòu)第 章圖6.1單總線結(jié)構(gòu)總 線 結(jié) 構(gòu)第 章2 多總線結(jié)構(gòu)多總線結(jié)構(gòu) 單總線系統(tǒng)中， 由于所有的高速設備和低速設備都掛在同一個總線上， 且總線只能分時工作， 即某一時間只能允許一對設備之間傳輸數(shù)據(jù)， 因此信息傳輸?shù)男屎屯掏铝渴艿綐O大限制。 圖6.2給出了雙總線結(jié)構(gòu)的例子， 這種結(jié)構(gòu)保持了單總線系統(tǒng)簡單、 易于擴充的優(yōu)點， 但又在CPU和主存之間專門設置了一組高速的存儲總線， 使CPU可通過專用總線

19、與存儲器交換信息， 并減輕了系統(tǒng)總線的負擔， 同時主存仍可通過系統(tǒng)總線與外設之間實現(xiàn)DMA操作， 而不必經(jīng)過CPU。 當然這種雙總線系統(tǒng)是以增加硬件為代價的?？?線 結(jié) 構(gòu)第 章圖6.2雙總線結(jié)構(gòu)總 線 結(jié) 構(gòu)第 章圖6.3給出了三總線結(jié)構(gòu)的例子。 圖中， 存儲總線用于主存與CPU之間的信息傳輸， 在DMA方式中， 外設與存儲器間直接交換數(shù)據(jù)而不經(jīng)過CPU， 從而減輕了CPU對數(shù)據(jù)輸入/輸出的控制， 而“通道”方式進一步提高了CPU的效率。 通道實際上是一臺具有特殊功能的處理器， 又稱為IOP（I/O處理器）， 它分擔了一部分CPU的功能， 以實現(xiàn)對外設的統(tǒng)一管理及外設與主存之間的數(shù)據(jù)傳送。

20、顯然， 由于增加了IOP， 整個系統(tǒng)的效率大大提高， 然這是以增加更多的硬件為代價換來的?？?線 結(jié) 構(gòu)第 章圖6.3三總線結(jié)構(gòu)總 線 結(jié) 構(gòu)第 章圖6.4給出了多總線結(jié)構(gòu)的實例。 處理器（包括Cache）與主存可以通過HOST總線實現(xiàn)高速傳輸， 與其他PCI設備， 例如LAN、 圖形適配器等可以通過HOST橋連接PCI總線，從而完成信息傳輸。 低速設備， 例如串口可以通過LAGACY總線橋與CPU通信。 采用多總線結(jié)構(gòu)可使高速、 中速、 低速設備連接到不同總線上同時進行工作， 以提高總線的效率和吞吐量， 而且處理器結(jié)構(gòu)的變化不影響PCI總線?？?線 結(jié) 構(gòu)第 章圖6.4多總線結(jié)構(gòu)實例總 線

21、結(jié) 構(gòu)第 章6.2 總線仲裁和總線通信總線仲裁和總線通信6.2.1總線仲裁總線仲裁 連接到總線上的功能模塊有主動和被動主動和被動兩種形態(tài)。 如CPU模塊， 在不同的時間它可以用作主方， 也可以用作從方； 而存儲模塊只能用作從方。 主方可以啟動一個總線周期， 而從方只能響應主方的請求。 每次的總線操作， 只能有一個主方占用總線控制權(quán)， 但同一時間里可以有一個或多個從方。 總 線 結(jié) 構(gòu)第 章除CPU模塊外， I/O功能模塊也可以提出總線請求功能模塊也可以提出總線請求。 為了解決多個主設備同時競爭總線控制權(quán)的問題， 應該配置總線仲裁部件， 它以某種方式選擇其中一個主設備作為總線的下一次主方。 對多

22、個主設備提出的占用總線請求， 一般采用優(yōu)先級或公平策略進行仲裁。 例如， 在多處理器系統(tǒng)中對各CPU模塊的總線請求采用公平策略來處理， 而對I/O模塊的總線請求則采用優(yōu)先級策略。 按照總線仲裁電路位置的不同， 仲裁方式分為集中式仲裁和分布式仲裁兩類。 總 線 結(jié) 構(gòu)第 章1. 集中式仲裁集中式仲裁 集中式仲裁中每個功能模塊有兩條線連到總線仲裁器： 一條是送往仲裁器的總線請求信號線BR， 一條是仲裁器送出的總線授權(quán)信號線BG。 集中式仲裁有下列三種仲裁方式。1） 鏈式查詢方式鏈式查詢方式原理如圖6.5所示， BS、 BR和BG分別表示與總線仲裁器連接的總線忙信號線、 總線請求信號線和總線授權(quán)信號

23、線。 BS為“1”表示總線正被某外設使用， BR為“1”表示至少有一個外設正在提出總線請求， BG為“1”表示總線仲裁器對提出的總線請求給予總線響應。總 線 結(jié) 構(gòu)第 章圖6.5鏈式查詢方式總 線 結(jié) 構(gòu)第 章當高優(yōu)先級的外設獲得總線控制權(quán)后， 撤消該設備的總線請求， 同時置“1”BS線，表示當前總線處于忙狀態(tài)。 只有當該設備放棄總線控制權(quán)后， 才將該設備發(fā)往BS線的信號清為“0”。鏈式查詢方式的主要特點是， 總線授權(quán)信號BG串行地從一個I/O接口傳送到下一個I/O接口， 若BG到達的接口無總線請求， 則繼續(xù)往下查詢； 若BG到達的接口有總線請求， BG信號便不再往下查詢， 此時該I/O接口獲

24、得總線控制權(quán)。 總 線 結(jié) 構(gòu)第 章2） 計數(shù)器定時查詢方式 計數(shù)器定時查詢方式原理如圖6.6所示。 總線上的任一設備要求使用總線時， 通過BR線發(fā)出總線請求。 總線仲裁器接到請求信號以后， 在BS線為“0”的情況下讓計數(shù)器開始計數(shù)， 計數(shù)值通過一組地址線發(fā)向各設備。 每個設備接口都有一個設備地址判別電路， 當?shù)刂肪€上的計數(shù)值與請求總線的設備地址相一致時， 該設備置“1”BS線， 從而獲得總線使用權(quán)， 此時中止計數(shù)查詢。 總 線 結(jié) 構(gòu)第 章圖6.6計數(shù)器定時查詢方式總 線 結(jié) 構(gòu)第 章每次計數(shù)可以從“0”開始， 也可以從中止點開始。 如果從“0”開始， 各設備的優(yōu)先次序與鏈式查詢法相同， 優(yōu)

25、先級的順序是固定的。 如果從中止點開始， 則每個設備使用總線的優(yōu)先級相等。 計數(shù)器的初值也可用程序來設置， 這可以方便地改變優(yōu)先次序， 但這種靈活性是以增加線數(shù)為代價的。 3） 獨立請求方式 每一個共享總線的設備均有一對總線請求線BRi和總線授權(quán)線BGi。 當設備要求使用總線時， 便發(fā)出該設備的請求信號， 如圖6.7所示。 總線仲裁器中的排隊電路決定首先響應哪個設備的請求， 給設備以授權(quán)信號BGi。 總 線 結(jié) 構(gòu)第 章圖6.7獨立請求方式總 線 結(jié) 構(gòu)第 章獨立請求方式的優(yōu)點是響應時間短， 確定優(yōu)先響應的設備所花費的時間少， 用不著一個設備接一個設備地查詢； 其次， 對優(yōu)先次序的控制相當靈活

26、， 可以預先固定也可以通過程序來改變優(yōu)先次序， 還可以用屏蔽（禁止）某個請求的辦法來拒絕來自無效設備的請求。 該方式的缺點是由于每個設備都有獨立的請求和應答信號線， 當設備比較多時， 信號線的數(shù)量將大大增加， 這不但提高了硬件設計的成本， 而且增加了系統(tǒng)設備擴展的難度?？?線 結(jié) 構(gòu)第 章2. 分布式仲裁分布式仲裁分布式仲裁不需要集中的總線仲裁器， 每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。 當它們有總線請求時， 把它們惟一的仲裁號發(fā)送到共享的仲裁總線上， 每個仲裁器將從仲裁總線上得到的號與自己的號進行比較。 如果仲裁總線上的號大， 則它的總線請求不予響應， 并撤消它的仲裁號。 最后，

27、獲勝者的仲裁號保留在仲裁總線上。 顯然， 分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)的。 其原理如圖6.8所示。 總 線 結(jié) 構(gòu)第 章圖6.8分布式仲裁總 線 結(jié) 構(gòu)第 章與集中式仲裁相比， 分布式仲裁的優(yōu)點是線路可靠性高， 不會因為某個總線主設備的仲裁電路故障而導致系統(tǒng)不能夠工作。 但是， 系統(tǒng)往往需要進行超時判斷， 以確定總線主設備是否還在正常工作。 另外， 使用分布式仲裁時， 設備擴展靈活性較大。 但是， 由于每個總線主設備需要在其接口電路中包含仲裁電路， 這將導致設備設計的復雜性加大。 例例6.2試畫出鏈式查詢方式的優(yōu)先級裁決邏輯電路。 解解： 鏈式查詢方式的優(yōu)先級裁決邏輯電路如圖6.9所示。

28、總 線 結(jié) 構(gòu)第 章圖6.9鏈式查詢電路(a) 總線仲裁部件邏輯結(jié)構(gòu)圖； (b) 第i個設備接口內(nèi)部的鏈式查詢電路邏輯結(jié)構(gòu)圖總 線 結(jié) 構(gòu)第 章信號定義說明： BS： 送往總線仲裁部件的總線忙信號， 高電平有效； BR： 送往總線仲裁部件的總線請求信號， 高電平有效； BG0： 總線仲裁部件發(fā)往設備接口0的總線授權(quán)信號， 高電平有效；BSi和BRi分別表示第i個設備接口發(fā)出的總線忙信號和總線請求信號， 高電平有效；BGi和BGi+1分別表示傳入第i個設備接口的總線授權(quán)信號和第i個設備接口傳往第i+1個設備接口的總線授權(quán)信號， 高電平有效。 若BGi無效， 則必須置BGi+1無效?？?線 結(jié) 構(gòu)

29、第 章工作過程： 總線空閑時， BS、 BR和BG0都無效； 任何部件可通過置BRi=1發(fā)出總線請求； 當BR=1且BS=0時， 總線仲裁部件使BG0=1， 開始從第0個設備接口向第n個設備接口方向逐個查詢， 看是哪一個設備接口提出的總線請求； 若第i個設備接口未提出總線請求而收到BGi=1， 則置BGi+1=1， 繼續(xù)查詢第i+1個設備接口； 總 線 結(jié) 構(gòu)第 章 若某個設備接口發(fā)出申請， 則在BRi=1、 BS=0和BGi=1三者同時滿足的情況下， 該設備接管總線控制權(quán)， 同時使BGi+1=0， 以禁止低優(yōu)先級的申請者接管總線控制權(quán)； 提出總線請求的設備占用總線后， 通過置BSi=1使BS

30、=1， 以禁止總線仲裁部件發(fā)出BG0=1； 使用完總線后， 通過置BSi=0使BS=0， 歸還總線控制權(quán)。 總 線 結(jié) 構(gòu)第 章6.2.2總線通信總線通信 總線最基本的任務就是傳輸數(shù)據(jù)， 這里的數(shù)據(jù)包括程序指令、 運算處理的數(shù)據(jù)、 控制命令、 狀態(tài)字等。 通信雙方分為主設備和從設備。 主設備方擁有控制總線的能力， 例如CPU、 DMA等； 而從設備方則沒有控制總線的能力， 但它可對總線傳來的地址信號進行地址譯碼，并且接受和執(zhí)行主設備方的命令。 主從雙方通過選定的通信方式和握手方式來完成數(shù)據(jù)傳輸。 總 線 結(jié) 構(gòu)第 章1. 總線傳輸數(shù)據(jù)的方式總線傳輸數(shù)據(jù)的方式 在計算機系統(tǒng)中， 總線傳輸數(shù)據(jù)的方

31、式主要有串行方式、 并行方式和復合方式。 但是出于速度和效率上的考慮， 系統(tǒng)總線上傳送的信息多采用并行傳送方式或復合方式。 1） 串行方式串行方式是指數(shù)據(jù)的傳輸在一條線路上按位位進行。 在計算機中普遍使用串行的通信線路連接慢速的外圍設備， 如終端、 鼠標器和調(diào)制解調(diào)器等， 典型的串行通信標準如RS-232C、RS-485等。 近年出現(xiàn)的中高速串行總線可連接各種類型的外圍設備， 可傳輸多媒體信息，例如連接外設的標準USB、 IEEE1394等。 總 線 結(jié) 構(gòu)第 章串行傳輸只需一條數(shù)據(jù)傳輸線一條數(shù)據(jù)傳輸線， 線路的成本低， 適合于長距離的數(shù)據(jù)傳輸。 在串行傳輸時， 被傳輸?shù)臄?shù)據(jù)需要在發(fā)送設備中進

32、行并行到串行的變換， 而在接收設備中又需要進行串行到并行的變換。 串行總線是一種信息傳輸信道。 在信息傳輸信道中， 攜帶數(shù)據(jù)信息的信號單元叫碼元，每秒鐘通過信道傳輸?shù)拇a元數(shù)稱為碼元傳輸速率， 簡稱波特率波特率。 波特率是傳輸通道頻寬的指標。 波特率的倒數(shù)稱為碼元時間，波特率的倒數(shù)稱為碼元時間， 又稱為位時間又稱為位時間， 即傳輸一位碼元所需要的時間。 比特率比特率表示有效數(shù)據(jù)的傳輸速率有效數(shù)據(jù)的傳輸速率。 總 線 結(jié) 構(gòu)第 章 波特率和比特率是不同的， 波特率是傳輸線路上信號信號的傳輸速率， 而比特率是信息信息傳輸?shù)乃俾省?波特率和比特率之間有一定的對應關(guān)系， 這種對應關(guān)系來源于兩個因素： 一

33、是通過編碼消除數(shù)據(jù)冗余， 以提高通信效率的措施； 另一個因素是按一定規(guī)則增加一定的同步信息代碼和冗余代碼， 以降低傳輸?shù)恼`碼率的措施。 串行總線由于線數(shù)少， 接口結(jié)構(gòu)簡單， 高速傳輸時線間干擾低， 目前， 計算機系統(tǒng)中，與外設的連接大多采用串行總線。 這種情況在微機系統(tǒng)中更加廣泛， 如硬盤采用SATA接口， 其他外設標準接口采用USB、 IEEE1394等。 總 線 結(jié) 構(gòu)第 章2） 并行方式用并行方式傳輸二進制信息時， 每個數(shù)據(jù)位都需要單獨一條傳輸線。 在并行傳輸方式中， 所有的數(shù)據(jù)位同時進行傳輸。 在采用并行傳輸方式的總線中， 除了有傳輸數(shù)據(jù)的線路外，還可以具有傳輸?shù)刂穫鬏數(shù)刂泛涂刂菩盘柨?/p>

34、制信號的線路。 地址線用于選擇存儲單元和設備， 控制線用于傳遞操作信號。 為了傳輸各種不同的控制信號， 在并行傳輸方式中可為每個控制信號專門設置一條信號線。 所以并行數(shù)據(jù)傳輸比串行數(shù)據(jù)傳輸快得多， 但需要很多信號線。 總 線 結(jié) 構(gòu)第 章3） 復合方式復合方式又稱為總線復用的傳輸方式， 它使不同的信號在同一條信號線上傳輸， 其設計目標是用較少的線數(shù)實現(xiàn)較高的傳輸速率。 復合方式通常采用的方法是信號分時傳輸信號分時傳輸?shù)姆椒ǎ?即不同的信號在不同的時間片中輪流地向總線的同一條信號線上發(fā)送。 它與并/串行傳輸?shù)膮^(qū)別在于分時地傳輸同一數(shù)據(jù)源的不同信息?？?線 結(jié) 構(gòu)第 章 例如， 某些CPU向存儲器

35、傳輸?shù)刂泛蛿?shù)據(jù)時， 不是將數(shù)據(jù)線和地址線分開， 而是在同一組線路上用分時的方法傳輸數(shù)據(jù)和地址信息。 由于傳輸線上既要傳輸?shù)刂沸畔ⅲ?又要傳輸數(shù)據(jù)信息， 因此， 必須劃分時間， 以便在不同的時間片中完成地址和數(shù)據(jù)的傳輸。 復合傳輸可提高總線的利用率， 減少總線的線路數(shù)量， 從而降低總線的成本。 但這種傳輸方式對總線操作的速度會有影響。 例如， PCI總線的地址和數(shù)據(jù)就是采用同一組線路， 通過分時復用的方式來傳輸?shù)刂泛蛿?shù)據(jù)信息的。 總 線 結(jié) 構(gòu)第 章2. 總線傳輸過程總線傳輸過程 總線的一次信息傳輸過程， 大致可分為如下幾個階段： 總線申請階段、 尋址（目的地址）階段、 傳輸階段、 狀態(tài)返回（即

36、結(jié)束）階段。 申請階段： 當系統(tǒng)總線上有多個主設備時， 需要使用總線的主設備要提出申請， 由總線仲裁機構(gòu)確定把下一個傳輸周期的總線使用權(quán)授權(quán)給那個設備。 尋址階段： 取得總線使用權(quán)的主設備通過總線發(fā)出本次打算訪問的從設備的存儲器地址或I/O端口地址及有關(guān)命令， 使參與本次傳輸?shù)膹脑O備開始啟動。 總 線 結(jié) 構(gòu)第 章傳輸階段： 主設備和從設備之間進行數(shù)據(jù)傳輸， 數(shù)據(jù)由源模塊發(fā)出， 經(jīng)數(shù)據(jù)總線流入目的模塊。 結(jié)束階段： 主從設備的相關(guān)信息從系統(tǒng)總線撤除， 讓出總線。3. 總線數(shù)據(jù)傳輸?shù)奈帐址绞娇偩€數(shù)據(jù)傳輸?shù)奈帐址绞?在主設備和從設備之間的傳輸過程中， 為了同步主方、 從方的操作， 必須制訂定時協(xié)議

37、定時協(xié)議，也稱為握手方式握手方式。 所謂定時， 是指事件出現(xiàn)在總線上的時序關(guān)系指事件出現(xiàn)在總線上的時序關(guān)系。 在數(shù)據(jù)傳輸過程中， 常用的定時方式主要有同步方式、 異步方式、 半同步方式和分離方式?？?線 結(jié) 構(gòu)第 章1） 同步方式在同步定時協(xié)議中， 事件出現(xiàn)在總線上的時刻由總線時總線時鐘信號鐘信號來確定。 由于采用了公共時鐘， 每個功能模塊什么時候發(fā)送或接收信息都由統(tǒng)一時鐘規(guī)定， 因此， 同步定時具有較高的傳輸頻率。 例如早期微機系統(tǒng)使用的ISA總線、 現(xiàn)代微機使用的PCI局部總線都屬于同步總線。 同步握手方式簡單， 全部系統(tǒng)設備由單一時鐘信號控制由單一時鐘信號控制， 便于電路設計。 另外，

38、由于主從雙方之間不允許有等待， 故完成一次傳輸?shù)臅r間較短， 適合高速運行的需要。 同步定時適用于總線長度較短、總線長度較短、 各功能模塊存取時間比較接近的情況各功能模塊存取時間比較接近的情況。 總 線 結(jié) 構(gòu)第 章圖6.10給出了讀數(shù)據(jù)的同步時序的例子。 圖中， 所有事件都出現(xiàn)在時鐘信號的前沿， 大多數(shù)事件只占據(jù)單一時鐘周期。 在讀周期， CPU首先發(fā)出啟動信號， 將存儲器地址送到地址線上；第二個時鐘周期發(fā)出讀命令； 經(jīng)一個時鐘周期延遲后， 存儲器將數(shù)據(jù)和應答信號送到總線上， 被CPU讀取。 由于總線上的各種設備都按同一時鐘工作， 因此只能按最慢的設備來確定總線的頻寬或總線周期的長短。 所以同

39、步總線的主要缺點是不能適應高速設備和低速設備在同一系統(tǒng)缺點是不能適應高速設備和低速設備在同一系統(tǒng)中使用的情況中使用的情況， 否則高速設備必須遷就低速設備的速度來運行， 使系統(tǒng)性能降低。 總 線 結(jié) 構(gòu)第 章圖6.10同步總線操作時序總 線 結(jié) 構(gòu)第 章2） 異步方式 在異步定時協(xié)議中， 采用“應答式應答式”傳輸（也稱為握手方式）， 用請求（REQ， Request）和應答（ACK， Acknowledge）信號來協(xié)調(diào)傳輸過程而不依賴系統(tǒng)時鐘信號不依賴系統(tǒng)時鐘信號， 后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)， 即建立在應答式或互鎖機制基礎(chǔ)上。 在這種系統(tǒng)中，不需要統(tǒng)一的公共時鐘信號， 可以

40、根據(jù)設備的速度自動調(diào)整響應時間， 因此， 高速設備可以高速傳輸， 低速設備可以低速傳輸， 連接任何類型的設備都不需要考慮該設備的速度， 從而避免了同步方式傳輸?shù)娜秉c。 在異步定時方式中， 總線周期的長度是可變的?？?線 結(jié) 構(gòu)第 章根據(jù)應答信號（即請求和回答信號）的建立和撤消是否相互依賴的關(guān)系， 異步方式又分為非互鎖方式非互鎖方式、 半互鎖方式半互鎖方式和全互鎖全互鎖方式三種， 如圖6.11所示。 （1） 非互鎖方式: 主設備發(fā)出請求信號， 不等待從設備的應答信號， 而是經(jīng)過一段時間， 確認從設備已收到請求信號后， 便撤消其請求信號； 從設備接到請求信號后， 在條件允許時發(fā)出應答信號， 并且經(jīng)

41、過一段時間， 確認主設備已收到應答信號后， 自動撤消應答信號。 即通信雙方并無互鎖關(guān)系。 總 線 結(jié) 構(gòu)第 章圖6.11異步方式中請求與應答的互鎖總 線 結(jié) 構(gòu)第 章（2） 半互鎖方式： 主設備發(fā)出請求信號， 待接到從設備的應答信號后， 再撤消其請求信號； 而從設備發(fā)出應答信號后， 不等待主設備應答， 在經(jīng)過一段時間， 自動撤消應答信號。即通信雙方也無互鎖關(guān)系。 （3） 全互鎖方式： 主設備發(fā)出請求信號， 待接到從設備的應答信號后， 再撤消其請求信號； 而從設備發(fā)出應答信號后， 等待主設備獲取應答信號后， 再撤消其應答信號。 由此可見， 在全互鎖異步方式中， 通信雙方的動作是一環(huán)扣一環(huán)， 只有

42、前一個動作完全結(jié)束并有回答確認后才開始下一個動作， 即應答信號的建立和撤消完全互相依賴?？?線 結(jié) 構(gòu)第 章高的可靠性， 適用于那些工作速度差異較大的設備（部件）間的通信， 對總線長度也沒有嚴格的要求。 這種方式在實際中得到了廣泛的應用。 異步方式的缺點是不管從設備的速度， 每完成一次傳輸， 主從設備之間的互鎖控制信號都要經(jīng)過4個步驟： 請求、 響應、 撤消請求、 撤消響應， 其傳輸延遲是同步方式的兩倍傳輸延遲是同步方式的兩倍。 因此， 異步方式比同步方式要慢， 總線傳輸周期要長。 總 線 結(jié) 構(gòu)第 章3） 半同步方式 此方式是前述兩種方式的折中。 從總體上看， 它是一個同步系統(tǒng)， 它仍用系統(tǒng)

43、時鐘來定時， 利用某一脈沖的前沿或后沿判斷某一信號的狀態(tài)， 或控制某一信號的產(chǎn)生或消失， 使傳輸操作與時鐘同步。 但是， 它又不像同步方式那樣傳輸周期固定， 對于慢速的從設備， 其傳輸周期可延長至時鐘脈沖周期的整數(shù)倍。 其方法是增加一信號（WAIT或READY）。 WAIT信號有效時， 表示從設備未準備好。 總 線 結(jié) 構(gòu)第 章系統(tǒng)用一適當?shù)臓顟B(tài)時鐘沿檢測WAIT信號， 若有效， 系統(tǒng)自動將傳輸周期延長一個時鐘周期， 強制主設備等待。 對此狀態(tài)時鐘的下一個時鐘繼續(xù)進行檢測，直到檢測到WAIT信號無效， 才不再延長傳輸周期， 這又像異步方式那樣， 傳輸周期視從設備的速度而異。 允許不同速度的設備彼此協(xié)調(diào)地一起工作， 但這個WAIT信號不是互鎖的，只是單方向的狀態(tài)傳遞， 這是半同