集成電路教案07

1、半導(dǎo)體集成電路課程教學(xué)教案 課程總體介紹：教材：選用清華大學(xué)出版社出版的朱正涌編寫的高等學(xué)校電子信息類規(guī)劃教材半導(dǎo)體集成電路一書。根據(jù)同學(xué)的基礎(chǔ)情況參考了上?？萍汲霭嫔鐝堁討c，張開華編寫半導(dǎo)體集成電路。 1 該教材參考教學(xué)學(xué)時為120學(xué)時。2 本教案按教學(xué)學(xué)時數(shù)：64學(xué)時編制。3 教學(xué)內(nèi)容學(xué)時分配：第一篇半導(dǎo)體集成電路制造工藝 與寄生效應(yīng) 11學(xué)時第0章 緒論 2學(xué)時第一章 半導(dǎo)體 集成電路基本制造工藝 5學(xué)時 第二章集成電路的寄生效應(yīng) 4學(xué)時第二篇 雙極型邏輯集成電路 21學(xué)時第三章 TTL集成電路 11學(xué)時第四章 TTL中大規(guī)模集成電路設(shè)計與版圖設(shè)計 8學(xué)時第五章 ECL電路與 IIL電路

2、 2學(xué)時第三篇 MOS 邏輯集成電路 24學(xué)時 第六章 MOS 反相器與傳輸們 10學(xué)時 第七章 MOS基本邏輯門與版圖設(shè)計 8學(xué)時 第八章 MOS存儲器 6學(xué)時 第四篇 模擬集成電路 8學(xué)時 第九章 模擬集成電路中的元器件與基本單元 8學(xué)時 教案結(jié)構(gòu)：課程內(nèi)容；課程重點(diǎn)；課程難點(diǎn)；基本概念；基本要求?；靖拍钜曂瑢W(xué)的基礎(chǔ)可以適當(dāng)刪減。：課程教案:第一篇半導(dǎo)體集成電路制造工藝 與寄生效應(yīng) 11學(xué)時第0章 緒論 2學(xué)時第一章 半導(dǎo)體 集成電路基本制造工藝 5學(xué)時 第二章集成電路的寄生效應(yīng) 4學(xué)時緒論 2學(xué)時課程內(nèi)容: 認(rèn)識集成電路；集成電路的定義：集成電路的應(yīng)用特點(diǎn)；集成電路分類。 1 半導(dǎo)體集

3、成電路的發(fā)展史2 集成電路發(fā)展的特點(diǎn)3 半導(dǎo)體集成電路的分類4 課程內(nèi)容介紹及要求 課程重點(diǎn)：介紹了何謂集成電路，集成電路發(fā)展過程，集成電路是如何分類的（即可分為膜集成電路.半導(dǎo)體集成電路和混合集成電路。半導(dǎo)體集成電路）是以制造工藝分類的，以集成電路的發(fā)展史集成電路有何特點(diǎn)；介紹了何謂半導(dǎo)體集成電路，半導(dǎo)體集成電路的分類（即按照電路中晶體管的導(dǎo)電載流子狀況分類，可分為雙極型集成電路和單極型集成電路兩種；按照電路工作性質(zhì)分類，可分為數(shù)字集成電路和模擬集成電路兩種），半導(dǎo)體集成電路的重要概念-集成度，以及半導(dǎo)體集成電路的優(yōu)點(diǎn)（即體積小重量輕；技術(shù)指標(biāo)先進(jìn)可靠性高以及便于大批量生產(chǎn)和成本低等）。最后

4、給出了課程總體內(nèi)容介紹，并給出了有關(guān)參考書。 課程難點(diǎn)：有關(guān)半導(dǎo)體集成電路的定義，不同方法的分類；有關(guān)半導(dǎo)體集成電路集成度的定義方法，以及半導(dǎo)體集成電路的發(fā)展特點(diǎn)。表1 集成電路發(fā)展規(guī)劃代次的指標(biāo)年份 1997 1999 2001 2003 2006 2009 2012最小線寬(m） 0.25 0.18 0.15 0.13 0.10 0.07 0.01DRAM容量 256M 1G 1G4G 4G 16G 64G 256G 每片晶體管數(shù)（M） 11 21 40 76 200 520 1400 頻率 (兆赫 ） 750 1200 1400 1600 2000 2500 3000金屬化層層數(shù) 6 6

5、-7 7 7 7-8 8-9 9 最低供電電壓（v） 1.8-2.5 11.5-1.8 1.2-1.5 1.2-1.5 0.9-1.2 6-0.90.5-0.6最大晶圓直徑（mm） 200 300 300 300 300 450 450 基本概念：1 集成電路-將某一電路所需的若干元器件（晶體管；二極管；電阻和電容）均制作于一個（或幾個）基片上，通過布線連接構(gòu)成的完整電路。2 膜集成電路-由金屬和金屬合金薄膜以及半導(dǎo)體薄膜制成元器件，布線連接構(gòu)成的集成電路。3 半導(dǎo)體集成電路-以半導(dǎo)體（硅）單晶為基片，以外延平面工藝為基礎(chǔ)工藝，將構(gòu)成電路的各元器件制作于同一基片上，布線連接構(gòu)成的功能電路。4

6、混合集成電路（組合集成電路）-由半導(dǎo)體集成電路，膜集成電路和分離元件中至少兩種構(gòu)成的集成電路。5 雙極型集成電路-由一般平面雙極晶體管構(gòu)成的集成電路，其載流子為電子和空穴。6單極型集成電路（MOS集成電路）-由MOS場效應(yīng)管構(gòu)成的集成電路，其導(dǎo)電載流子僅有電子（或空穴）一種。7 數(shù)字集成電路-處理數(shù)字量信號的集成電路。數(shù)字量指以某一最小單元作不連續(xù)變化的量。8模擬集成電路-處理模擬量信號的集成電路。模擬量指能夠連續(xù)變化的量。9 集成電路的集成度-單位面積芯片上最多可容納的元器件個數(shù)。單位；元器件個數(shù)/平方毫米。10 集成電路的規(guī)模-以單個芯片上最多可容納的元器件個數(shù)為劃分依據(jù)。單位；元器件個數(shù)

7、/單芯片。 基本要求：掌握集成電路的定義及分類；掌握半導(dǎo)體集成電路發(fā)展特點(diǎn)；熟練掌握半導(dǎo)體集成電路種類劃分； 3.了解集成電路發(fā)展過程和發(fā)展方向。 課程參考書目及要求： 對雙極型部分： 1 器件原理部分： 書目：半導(dǎo)體物理，晶體管原理，半導(dǎo)體器件物理。 要求：熟悉晶體管單結(jié)特性及相關(guān)公式；熟悉晶體管雙結(jié)特性及部分相關(guān)公式；熟悉晶體管瞬態(tài)（頻率）特性。 2 工藝原理部分： 書目： 半導(dǎo)體器件工藝原理， 超大規(guī)模集成電路技術(shù)基礎(chǔ)，集成電路制造技術(shù)。 要求：熟悉pn結(jié)形成的工藝原理及平面結(jié)工藝結(jié)構(gòu)；熟悉pn結(jié)形成時的工藝影響因素；熟悉常規(guī)集成電路工藝剖面結(jié)構(gòu)以及各電性區(qū)的作用，集成電路制造帶來的各種

8、寄生。 3 電路及集成電路構(gòu)成基礎(chǔ)知識部分： 書目：電子技術(shù)基礎(chǔ)，數(shù)字集成電路，模擬集成電路已開過課程。 要求：熟悉各種門電路的基本線路構(gòu)成；熟悉構(gòu)成各種門電路的各種基本元器件；熟悉各種門電路的基本工作原理；熟悉各種門電路的組合；熟悉各種二進(jìn)制規(guī)則及邏輯關(guān)系的變換。 MOS集成電路部分：書目：晶體管原理第八章 場效應(yīng)晶體管；單極型晶體管。 要求：熟悉MOS晶體管結(jié)構(gòu)；熟悉MOS晶體管工作原理；熟悉MOS晶體管類型及不同工作條件下的特性；熟悉MOS晶體管各種電流-電壓關(guān)系式。 第一章 半導(dǎo)體集成電路基本制造工藝 5學(xué)時內(nèi)容1 雙極集成電路的基本制造工藝 3學(xué)時復(fù)習(xí)、二極管、三極管的結(jié)構(gòu)工作狀態(tài)；

9、硅材料；集成電路基本工藝； 1.1 pn結(jié)隔離工藝的工藝流程1.2 典型pn結(jié)隔離的實(shí)現(xiàn)及埋層作用1.3 pn結(jié)隔離結(jié)構(gòu)形成的說 明 課程重點(diǎn): 本節(jié)主要介紹了雙極型邏輯集成電路制造中常用的典型pn結(jié)隔離工藝的工藝流程和工藝剖面結(jié)構(gòu)分別作了介紹,它是雙極型邏輯集成電路制造中最最常用的隔離工藝，因?yàn)樵摴に嚺c常規(guī)平面制造工藝相容性最好。并介紹了埋層所起到的兩個作用，即解決了正面連線造成的集電極串聯(lián)電阻增大的問題，又解決了器件功率特性和頻率特性對材料要求的矛盾。強(qiáng)調(diào)了常規(guī)pn結(jié)隔離是如何從工藝上實(shí)現(xiàn)的，即隔離擴(kuò)散的各擴(kuò)散區(qū)均必須擴(kuò)穿外延層而與p襯底連通（或稱各隔離墻均有效）；強(qiáng)調(diào)了常規(guī)pn結(jié)隔離集成

10、電路在使用時是如何給予電性保證的，即p襯底接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。 課程難點(diǎn)：pn結(jié)隔離方法是如何使半導(dǎo)體集成電路中各元器件在電性能上達(dá)到絕緣隔離的；埋層在集成電路中作用的原理；pn結(jié)隔離是如何工藝實(shí)現(xiàn)的，如何在使用時給予電性保證的。 基本概念： 1 pn結(jié)隔離-利用反向pn結(jié)的大電阻特性實(shí)現(xiàn)集成電路中各元器件間電性隔離方法。 2 介質(zhì)隔離-使用絕緣介質(zhì)取代反向pn結(jié)，實(shí)現(xiàn)集成電路中各元器件間電性隔離方法。 3 混合隔離-在實(shí)現(xiàn)集成電路中各元器件間電性隔離時，既使用了反向pn結(jié)的大電阻特性又使用了絕緣介質(zhì)電性絕緣性質(zhì)的方法。 基本要求：了解三種隔離方法，特別是隔離結(jié)

11、構(gòu)帶來的有源寄生和無源寄生性能的對比。掌握典型pn結(jié)隔離的工藝流程和各工序的作用，了解典型pn結(jié)隔離集成電路的pn結(jié)隔離是如何工藝實(shí)現(xiàn)的，如何在使用時給予電性保證的；清楚的知道埋層是如何制造的，埋層有何特點(diǎn)，埋層在半導(dǎo)體集成電路結(jié)構(gòu)中有何作用以及埋層制造質(zhì)量對集成電路電性的能影響。§2、MOS集成電路的基本制造工藝 2學(xué)時內(nèi)容：1.1 MOS管結(jié)構(gòu)工作狀態(tài)；MOS電路特點(diǎn)；1.2 常用的MOS集成電路基本制造工藝； 剖面圖；工藝流程圖；2.1 N 溝道硅柵E/DMOS 集成電路工藝；2.2 P 阱硅柵CMOS工藝； 2.3 N阱硅柵 CMOS 工藝；2.4 雙阱硅柵 CMOS 工藝。

12、 課程重點(diǎn)：本節(jié)討論了MOSIC的工藝過程。介紹了nMOS硅柵工藝的制造工藝流程；介紹了CMOS硅柵工藝的制造工藝流程、剖面圖，并對上述各工藝流程中的重點(diǎn)工藝 阱的的概念、場氧化、自對準(zhǔn)工藝、說明。對P 阱硅柵CMOS工藝，N阱硅柵 CMOS 工藝，雙阱硅柵 CMOS 工藝 課程難點(diǎn)：硅柵工藝工藝結(jié)構(gòu)；硅柵工藝的設(shè)計參數(shù)及其調(diào)控 場氧化、閾值電壓的調(diào)控。 基本概念： 1 MOSIC的設(shè)計-含有集成電路邏輯設(shè)計、集成電路結(jié)構(gòu)設(shè)計、集成電路制造工藝設(shè)計和集成電路版圖設(shè)計的全過程。 2 集成電路邏輯設(shè)計-對數(shù)字電路來講，應(yīng)為邏輯功能設(shè)計。 3集成電路結(jié)構(gòu)設(shè)計-有電路指標(biāo)完成電路搭結(jié)構(gòu)成。其中包括，各

13、元器件參數(shù)的選擇（閾電壓和溝道寬長比等）、基本單元類型選擇（何種溝道器件、負(fù)載用增強(qiáng)型還是耗盡型、反相器還是傳輸門、動態(tài)單元還是靜態(tài)單元等等）以及基本單元間的電路搭結(jié)。 4 集成電路制造工藝設(shè)計-確定工藝參數(shù)、工藝制造參數(shù)、工藝條件和工藝流程。 5 集成電路版圖設(shè)計-給出制造工藝流程中，各次光刻版圖相互套合的總版圖圖形（由此制造各光刻掩模）。 6 鋁柵工藝-用金屬鋁作為MOS管柵極的常規(guī)工藝。 7 硅柵工藝-用摻雜多晶硅作為MOS管柵極的先進(jìn)工藝。 8 場區(qū)-硅片上不制作器件的區(qū)域（除柵區(qū)和有源區(qū)之外的區(qū)域）。 9 柵區(qū)-柵極下方形成導(dǎo)電溝到的區(qū)域。 10 有源區(qū)-直接從外部接收和向外部送出電

14、信號的區(qū)域（指MOS管的源區(qū)和漏區(qū)）。 11 應(yīng)用多晶硅-指具有良好導(dǎo)電性能的高（重）摻雜多晶硅。 12硅柵工藝中的埋孔-指含雜多晶硅與擴(kuò)散層之間的接觸孔。 13 場開啟-在場區(qū)形成寄生導(dǎo)電溝到的現(xiàn)象。 14 E/D nMOS鋁柵工藝的場區(qū)硼離子注入-在P型場區(qū)進(jìn)行高劑量P型雜質(zhì)硼離子注入，增強(qiáng)場區(qū)P型性質(zhì)。 15 E/D nMOS鋁柵工藝的柵區(qū)磷離子注入-在耗盡型負(fù)載管的P型柵區(qū)進(jìn)行N型雜質(zhì)磷離子注入，對P型柵區(qū)進(jìn)行雜質(zhì)補(bǔ)償。 16 E/D nMOS鋁柵工藝的柵區(qū)硼離子注入-在增強(qiáng)型輸入管的P型柵區(qū)進(jìn)行高劑量P型雜質(zhì)硼離子注入，增強(qiáng)該柵區(qū)P型性質(zhì)?；疽螅赫莆誐OSIC的工藝設(shè)計的過程。熟

15、悉鋁柵工藝的工藝結(jié)構(gòu)，制造的工藝方法和工藝步驟；熟悉硅柵工藝的工藝結(jié)構(gòu)，制造的工藝方法和工藝步驟；熟悉常見的4種工藝流程。清楚相對鋁柵工藝和硅柵工藝兩種工藝流程來講，n溝MOS集成電路在工藝上有何區(qū)別，在性能上又有何區(qū)別；清楚相對鋁柵工藝和硅柵工藝兩種工藝流程來講，CMOS集成電路在工藝上有何區(qū)別，在性能上又有何區(qū)別。對工藝流程中的可調(diào)控工藝參量，能熟練的采用工藝手段進(jìn)行調(diào)控，并且能從理論上分析調(diào)控工藝手段為何可調(diào)控工藝參量，重點(diǎn)掌握各區(qū)閾電壓的調(diào)控。§3、BiCMOS工藝BiCMOS工藝的意義；BiCMOS工藝分類。 第二章 集成電路中元器件的結(jié)構(gòu)和寄生效應(yīng) 4學(xué)時 內(nèi)容：1 集成

16、電路中npn管結(jié)構(gòu)帶來的寄生效應(yīng) 1.1 典型pn結(jié)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng) 1.2 pn-介質(zhì)混合隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng) 1.3 介質(zhì)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng) 2 集成電路中電阻結(jié)構(gòu)帶來的寄生效應(yīng) 2.1 典型pn結(jié)隔離結(jié)構(gòu)中電阻的結(jié)構(gòu)特點(diǎn) 2.2 引入的寄生器件 2.3 電路中電阻的使用特點(diǎn) 2.4 集成電路中電阻結(jié)構(gòu)引入的寄生電容3 集成電路中典型反相器引入的寄生效應(yīng)3.1 集成反相器的構(gòu)成及其寄生3.2 去除有源寄生的措施 課程重點(diǎn)：本節(jié)主要介紹了常規(guī)集成電路制造中典型元件-基區(qū)擴(kuò)散電阻制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為三層二 結(jié)結(jié)構(gòu)；典型

17、器件npn管制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為四層三結(jié)結(jié)構(gòu)；典型反相器制造帶來的寄生效應(yīng)，它應(yīng)含有電阻制造帶來的寄生和npn管制造帶來的寄生。這些寄生均分為有源寄生效應(yīng)和無源寄生效應(yīng)，有源寄生效應(yīng)影響集成電路的直流特性和瞬態(tài)特性，是極其有害的；而無源寄生僅影響電路的瞬態(tài)特性。本節(jié)重點(diǎn)是npn管制造帶來的寄生效應(yīng)，其有源寄生-寄生晶體管對集成電路性能帶來的不良影響。介紹了如何從工藝上采取措施消除這種有源寄生的影響，所采取的工藝措施是在npn管集電區(qū)摻金（相當(dāng)于在pnp管基區(qū)摻金）和在npn管集電區(qū)設(shè)置高濃度n型埋層（影響pnp管基區(qū)性質(zhì)），它們的作用原理是：摻金的作用，使pn

18、p管基區(qū)中高復(fù)合中心數(shù)增加，少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子不可能到達(dá)集電區(qū)從而使pnp管電流放大系數(shù)大大降低。埋層的作用有兩個，其一，埋層的下反擴(kuò)散導(dǎo)致pnp管基區(qū)寬度增加，非平衡少數(shù)載流子基區(qū)渡越時間增長，非平衡少數(shù)載流子在基區(qū)的復(fù)合率增大，從而使pnp管電流放大系數(shù)降低；其二，埋層的上反擴(kuò)散導(dǎo)致pnp管基區(qū)摻雜濃度增大，基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致發(fā)射效率下降從而使pnp管電流放大系數(shù)降低，綜上所述，各作用的結(jié)果使寄生pnp管的電流放大系數(shù)降至0.01以下，則有源寄生轉(zhuǎn)變?yōu)闊o源寄生，僅體現(xiàn)為勢壘電容的性質(zhì)。 課程難點(diǎn)：集成電阻制造.集成晶體管的制造.集成反相

19、器的制造在集成電路中實(shí)際帶來的無源寄生-電容；有源寄生-晶體管均將參與電路工作。由集成電阻和集成晶體管在集成電路中可能工作狀態(tài)的分析，集成晶體管結(jié)構(gòu)將帶來有源寄生，從而影響集成電路的直流工作性能。因此，需盡可能采取各種工藝措施來消除這種有源寄生的影響。 基本概念： 1 埋層的上反擴(kuò)散-在工藝制造過程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的n型外延層的擴(kuò)散。 2埋層的下反擴(kuò)散-在工藝制造過程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的p型襯底的擴(kuò)散。 3 典型集成電阻的三層二結(jié)結(jié)構(gòu)-指p型擴(kuò)散電阻區(qū)-n型外延層-p型襯底三層，以及三層之間的兩個pn結(jié)這

20、樣的工藝結(jié)構(gòu)。 4典型集成晶體管的四層三結(jié)結(jié)構(gòu)-指npn管的高濃度n型擴(kuò)散發(fā)射區(qū)-npn管的p型擴(kuò)散基區(qū)-n型外延層（npn管的集電區(qū)）-p型襯底四層，以及四層之間的三個pn結(jié)這樣的工藝結(jié)構(gòu)。 5 有源寄生-存在寄生晶體管的現(xiàn)象，可為寄生pnp管（襯底參與構(gòu)成的pnp管），也可為寄生npn管（多發(fā)射極輸入晶體管各發(fā)射區(qū)與基區(qū)構(gòu)成的npn管）。 6無源寄生-存在寄生元件的現(xiàn)象，可為寄生電容，也可為寄生電阻。 基本要求：了解集成電路制造中的特有工藝結(jié)構(gòu)隔離島和隔離墻的形成，知道隔離結(jié)構(gòu)的存在會使集成元器件制造時帶來寄生效應(yīng)，而寄生效應(yīng)分為產(chǎn)生有源寄生器件和產(chǎn)生無源寄生元件兩種情況。當(dāng)工藝條件或電性

21、條件滿足時，有源寄生可以轉(zhuǎn)變?yōu)闊o源寄生。在三種隔離結(jié)構(gòu)中，集成元器件的制造所引入的寄生效應(yīng)種類不同，且強(qiáng)弱不同的分析，知道三種隔離結(jié)構(gòu)寄生特點(diǎn)的區(qū)別。掌握在集成電路制造和使用中，如何去除集成元器件結(jié)構(gòu)帶入的有源寄生效應(yīng)，使有源寄生變?yōu)闊o源寄生。了解集成電阻和集成npn管在集成電路中的電性等效結(jié)構(gòu)和工藝剖面結(jié)構(gòu)，進(jìn)而了解由它們構(gòu)成集成反相器時，各自的寄生是如何影響反相器的電性能的，知道如何去除集成反相器制造中產(chǎn)生的有源寄生。 §1.3 多結(jié)晶體管的埃伯斯-莫爾模型 2學(xué)時 內(nèi)容：1 理想二極管的模型 1.1 pn結(jié)二極管的V-I特性 1.2 pn結(jié)二極管的V-I特性分析 1.3 典型硅

22、pn結(jié)二極管的V-I特性 1.4 理想pn結(jié)模型 2 雙結(jié)晶體管的E-M模型 2.1 雙結(jié)晶體管的結(jié)構(gòu)及電流定義 2.2 注入型E-M模型 2.3 其它模型 3 四層三結(jié)結(jié)構(gòu)npn管的E-M模型 3.1 集成電路中npn管的四層三結(jié)結(jié)構(gòu)及分析 3.2 四層三結(jié)結(jié)構(gòu)中的電流分析 3.3 四層三結(jié)結(jié)構(gòu)的E-M模型 4 摻金電路中晶體管的瞬態(tài)模型 4.1 四層三結(jié)結(jié)構(gòu)的瞬態(tài)模型 4.2 摻金電路的瞬態(tài)摸型 課程重點(diǎn)：本節(jié)開始介紹了簡單的硅二極管的伏安特性，從硅二極管的電流電壓關(guān)系公式，分析了它的正向特性和反向特性，由正向特性分析中可知，此時電流的大小除了與結(jié)上的正向電壓有關(guān)外還與結(jié)兩側(cè)攙雜濃度有關(guān)，

23、從公式分析中表明，應(yīng)與攙雜濃度小的一側(cè)雜質(zhì)濃度有關(guān)，從硅二極管的伏安特性曲線進(jìn)而討論了它的理想情況，引出了理想pn結(jié)模型。由單結(jié)模型擴(kuò)展到雙結(jié)晶體管E-M模型,從兩種結(jié)構(gòu)進(jìn)行了分析，一種是當(dāng)基區(qū)足夠?qū)挄r，表現(xiàn)為兩個互不干擾的pn結(jié)二極管結(jié)構(gòu) ，這時可用單結(jié)模型分析兩結(jié)各自的伏安特性；另一種是當(dāng)基區(qū)足夠薄時，這時必須考慮兩結(jié)的互作用，伏安特性分析可知，兩結(jié)的結(jié)電流中除了各自的注入電流外還與相鄰結(jié)注入電流被本結(jié)吸收的部分有關(guān)系，雙結(jié)晶體管E-M模型是以后一種情況為依據(jù)建立的。進(jìn)而又?jǐn)U展到集成電路中的實(shí)際晶體管的四層三結(jié)結(jié)構(gòu)的E-M模型，電路分析可知，一是多了一個pn結(jié)，二是認(rèn)為npn管基區(qū)足夠薄同

24、時寄生pnp管基區(qū)（n型外延層）也足夠薄，這樣各結(jié)均要考慮相鄰結(jié)的互作用，據(jù)此建立了四層三結(jié)結(jié)構(gòu)晶體管的E-M模型。其中，重點(diǎn)是四層三結(jié)結(jié)構(gòu)的E-M模型。在該模型中清晰的看到，由于寄生pn結(jié)的引入產(chǎn)生了寄生晶體管，而該寄生晶體管可影響集成電路的電性能，包括影響直流特性和瞬態(tài)特性。因?yàn)椴幌Ｍ纳绊懠呻娐返闹绷魈匦?，則根據(jù)上節(jié)的結(jié)論討論了如何消除這種有源寄生的影響，建立了摻金電路的瞬態(tài)模型，該電路模型采取了如下措施：npn管集電區(qū)摻金；npn管集電區(qū)設(shè)置高濃度n型埋層；p型襯底的電極S極接電路最低電位，因此，該電路模型消除了有源寄生，去除了部分無源寄生。 課程難點(diǎn)：集成電路中晶體管的四層三結(jié)結(jié)

25、構(gòu)的直流E-M模型和瞬態(tài) E-M模型的建立，該二模型的電流和電壓分析，在該二模型中，有源寄生是如何影響集成電路直流特性和瞬態(tài)特性的分析。在應(yīng)用其直流特性時，怎樣可消除有源寄生的影響；而采用摻金工藝又如何可以簡化瞬態(tài)模型。 基本概念： 1 R-晶體管反向運(yùn)用時共基極短路電流增益。2 F-晶體管正向運(yùn)用時共基極短路電流增益。3 注入型E-M模型-電路的端電流是以結(jié)的注入電流表述的。4 傳輸型E-M模型-電路的端電流是以晶體管的少數(shù)載流子正向傳輸電流及晶體管的少數(shù)載流子反向傳輸電流表述的。5 結(jié)電流-在E-M模型中流過結(jié)的電流，其大小與結(jié)電壓有關(guān)，有方向性。6 端電流-在E-M模型中的外端口流過的電

26、流，是相關(guān)結(jié)電流的綜合，也具有方向性。 基本要求：了解單結(jié)和雙結(jié)結(jié)構(gòu)的E-M模型，進(jìn)而了解四層三結(jié)結(jié)構(gòu)的E-M模型，清楚注入型E-M模型與其它類模型定義和本質(zhì)上的區(qū)別。熟悉四層三結(jié)結(jié)構(gòu)的直流E-M模型以及如何消除該模型中有源寄生的方法；了解四層三結(jié)結(jié)構(gòu)的瞬態(tài)E-M模型，知道模型中影響瞬態(tài)特性的因素和集成電路制造中可能引入的影響瞬態(tài)特性的因素。熟悉直流模型V-I特性的電流和電壓分析，熟知電流電壓公式；熟知各種結(jié)構(gòu)的E-M方程。 §1.4 集成電路中晶體管有源寄生效應(yīng) 1學(xué)時 內(nèi)容：1 npn管工作于反向有源區(qū)1.1 npn管及寄生pnp管的工作狀態(tài)1.2 工作狀態(tài)分析1.3 寄生pnp

27、管對npn管電性影響的結(jié)論1.4 采用工藝措施減小寄生pnp管的影響2 npn管工作于飽和區(qū)2.1 npn管及寄生pnp管的工作狀態(tài)2.2 工作狀態(tài)分析2.3 集成電路中npn管的飽和分析 課程重點(diǎn)：當(dāng)npn管集電結(jié)正向偏置時，寄生pnp管正向有源放大，則寄生pnp管將影響npn管的電性能，進(jìn)而影響集成電路的電性能。本節(jié)重點(diǎn)介紹了npn管集電結(jié)可能正向偏置的兩種情況，即npn管處于反向工作狀態(tài)或飽和工作狀態(tài)。在上述兩種狀態(tài)下，寄生pnp管正向放大，為有源寄生。因此，著重討論了工作于上述兩種工作狀態(tài)下的npn管的電性能受到的有源寄生的所有影響。當(dāng)npn管處于反向有源工作狀態(tài)時，通過電路分析和E-

28、M方程分析可知：此時寄生pnp管正向有源放大，使得npn管中一部分“發(fā)射極”電流經(jīng)過寄生pnp管集電結(jié)流失，這是npn管處于反向有源工作狀態(tài)時寄生pnp管對npn管性能進(jìn)而對集成電路性能造成的影響。當(dāng)npn管處于飽和工作狀態(tài)時，通過電路分析和E-M方程分析可知：此時寄生pnp管正向有源放大，使得npn晶體管的飽和壓降VCES下降，這是npn管處于飽和工作狀態(tài)時寄生pnp管對npn管性能進(jìn)而對集成電路性能造成的影響。 課程難點(diǎn)：在雙極型集成電路應(yīng)用時，集成電路中npn管的工作狀態(tài)對有源寄生的影響很大。當(dāng)npn管工作于正向放大態(tài)或截止態(tài)時，使得寄生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）反向偏置，而電

29、路應(yīng)用時其集電結(jié)（襯底結(jié)）必然反偏，這使寄生管失去電性放大作用而體現(xiàn)為無源寄生；當(dāng)npn管反向有源或飽和工作時，寄生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）正向偏置，而其集電結(jié)必然反偏，寄生pnp管為正向有源放大，它將參與npn管的電性工作。則判定npn管的工作狀態(tài)是重要的。對綜合分析帶有有源寄生管的npn管電性能，進(jìn)而分析集成電路的電性能也是重要的。 基本要求：了解集成電路中寄生pnp管與電路中npn管有何關(guān)系，會分析為何npn管處于反向有源或飽和工作狀態(tài)時會使寄生pnp管正向有源放大導(dǎo)通，會對npn管電性能進(jìn)而對集成電路電性能帶來影響。了解上述兩種狀態(tài)下npn管的受寄生管影響的模型及其E-M方

30、程；清楚在npn管處于反向有源或飽和工作狀態(tài)時，寄生pnp管會對npn管電性能進(jìn)而對集成電路電性能帶來怎樣的影響；知道如何去除和減輕上述兩狀態(tài)下的寄生pnp管的有源寄生影響。了解集成電路中npn管飽和工作特性，知道其飽和程度的界定，并了解集成電路中晶體管與分離晶體管飽和時的不同。 §1.5 集成電路中的寄生電容 1學(xué)時 內(nèi)容：1 各種pn結(jié)工作狀態(tài)下結(jié)電容的求取 1.1 固定反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且固定）1.2 正偏電壓下pn結(jié)電容CJ（結(jié)電壓V大于零，固定或變化）1.3 零偏電壓下pn結(jié)電容CJ0（結(jié)電壓V等于零）1.4 變化反偏電壓下pn結(jié)電容CJ(V)

31、（結(jié)電壓V小于零，且變化）2 計算舉例2.1 求取結(jié)電容步驟2.2 說明2.3 舉例：簡易TTL與非門各結(jié)電容的計算 課程重點(diǎn)：集成電路中的無源寄生將影響集成電路的瞬態(tài)特性，而無源寄生元件主要是寄生結(jié)電容。pn結(jié)電容的大小與結(jié)的結(jié)構(gòu)和所處的狀態(tài)有關(guān)，即與pn結(jié)上所加的偏壓有關(guān)；與pn結(jié)的面積有關(guān)；且與pn結(jié)面是側(cè)面還是底面有關(guān)。因此，在考慮計算寄生結(jié)電容時，必須和pn 結(jié)的實(shí)際結(jié)構(gòu)結(jié)合起來，還必須和pn 結(jié)在某個瞬態(tài)過程中實(shí)際電性狀態(tài)變化結(jié)合起來。 課程難點(diǎn)：分清各種偏壓下的pn結(jié)的狀態(tài)，應(yīng)用合適的pn結(jié)電容公式。其中，分析和判定在某一電性過程中pn結(jié)上所處的偏壓狀態(tài)是重要的，特別是結(jié)處于變化

32、反偏狀態(tài)時，且pn結(jié)兩側(cè)電壓均變化的情況尤要注意；另外，在pn結(jié)的面積計算時，注意其側(cè)面積為四分之一圓柱面積，這是由于擴(kuò)散形成電性區(qū)時存在橫向擴(kuò)散所致。 基本要求：掌握各種偏壓下的pn結(jié)電容求取公式，能夠分析在某個電性過程中，pn結(jié)上的偏壓狀態(tài)如何，是固定的還是變化的，是零偏.正偏.反偏還是三種狀態(tài)都發(fā)生了。熟悉結(jié)電容的求取方法，能熟練的應(yīng)用結(jié)電容求取公式求得各種偏壓下的pn結(jié)電容。 第一章：集成電路的寄生效應(yīng)（含序言）作業(yè) 補(bǔ)充思考題5題+課本習(xí)題5題第二篇 雙極型邏輯集成電路 21學(xué)時第三章 TTL集成電路 11學(xué)時第四章 TTL中大規(guī)模集成電路設(shè)計與版圖設(shè)計 8學(xué)時第五章 ECL電路與

33、IIL電路 2學(xué)時 第三章 TTL集成電路 11學(xué)時 §2.1 雙極門電路的發(fā)展 1學(xué)時 內(nèi)容：1 基本邏輯門電路 1.1 完成邏輯和的電路-或門 1.2 完成邏輯乘的電路-與門 1.3 完成邏輯否定的電路-非門1.4 復(fù)合門2 雙極門電路的發(fā)展2.1 DCTL 電路（直接耦合晶體管邏輯電路）2.2 RTL和RCTL電路（電阻晶體管和阻容晶體管邏輯電路）2.3 DTL電路（二極管-晶體管邏輯電路）2.4 TTL電路（晶體管-晶體管邏輯電路） 課程重點(diǎn)：本節(jié)介紹了構(gòu)成邏輯集成電路的各種基本門電路，介紹了雙極門電路的發(fā)展，從早期邏輯門直到當(dāng)今廣泛應(yīng)用的TTL邏輯門電路，其中，DTL邏輯電

34、路和TTL邏輯電路是課程重點(diǎn)。尤其要注意，DTL邏輯電路和TTL邏輯電路性能上的區(qū)別，以及TTL邏輯電路性能參數(shù)上的優(yōu)越性。課程難點(diǎn)：邏輯集成電路發(fā)展過程中每一次電路改進(jìn)的原因，以及通過電路元器件的變化而使電路參數(shù)改進(jìn)的實(shí)際分析。基本概念：1 或門-完成邏輯和的電路門。指對有若干輸入端的門電路，其具有當(dāng)輸入均為“0”時，輸出為“0”；當(dāng)輸入端中至少有一個為“1”時，輸出即為“1”的邏輯功能。2 與門-完成邏輯乘的電路門。指對有若干輸入端的門電路，其具有當(dāng)輸入均為“1”時，輸出為“1”；當(dāng)輸入端中至少有一個為“0”時，輸出即為“0”的邏輯功能。3 非門-完成邏輯否定的電路門。指對有一個輸入端的門

35、電路，其具有當(dāng)輸入為“1”時，輸出為“0”；當(dāng)輸入為“0”時，輸出為“1”的邏輯功能。4 DCTL電路-直接偶合晶體管邏輯電路。Direct-Coupled Transistors Logic (Circuit).5 RTL電路-電阻晶體管邏輯電路。Resistances- Transistors Logic (Circuit).6 RCTL電路-阻容晶體管邏輯電路。Resistances-Capacitances- Transistors Logic (Circuit).7 DTL電路-二極管-晶體管邏輯電路。Diodes- Transistors Logic(Circuit).8 TTL電

36、路-晶體管-晶體管邏輯電路。Transistors - Transistors Logic(Circuit).基本要求：了解邏輯電路基本門的構(gòu)成，了解雙極門電路的發(fā)展過程，以及雙極門電路每一次電路結(jié)構(gòu)的變化使電路性能得到的改善。知道DTL電路和TTL電路完成的功能，它們各自的電性能及它們之間性能的不同。清楚TTL邏輯電路從電性能上比DTL邏輯電路以及所述早期邏輯門電路有哪些優(yōu)越性，這些優(yōu)越性與電路結(jié)構(gòu)的改變有什么直接關(guān)系。 §2.2 簡易TTL與非門 4學(xué)時 內(nèi)容：1 簡易TTL與非門電路結(jié)構(gòu)及工作原理1.1 電路結(jié)構(gòu)1.2 工作原理1.2.1 電路關(guān)態(tài)分析1.2.2 電路開態(tài)分析2

37、 電路的電壓傳輸特性-電路E-M模型2.1 輸入全部短接時電路特點(diǎn)及電流分析2.2 列電壓傳輸方程（2-1）（2-6）式2.3 電壓傳輸曲線及分析3 簡易TTL與非門電路主要參數(shù)3.1 電路靜態(tài)參數(shù)3.1.1 與抗干擾能力有關(guān)的參數(shù)3.1.2 與帶負(fù)載能力有關(guān)的參數(shù)3.1.3 與靜態(tài)功耗有關(guān)的參數(shù)3.2 電路瞬態(tài)參數(shù)3.2.1 電路瞬態(tài)等效電路及特性3.2.2 引入的瞬態(tài)參數(shù) （定義.分析.計算）4 簡易TTL與非門的改進(jìn)4.1 簡易TTL與非門存在的問題4.2 四管單元TTL與非門4.3 五管單元TTL與非門 課程重點(diǎn)：簡易TTL與非門是TTL門電路的基礎(chǔ)門，是構(gòu)成TTL集成電路的基本單元。

38、更復(fù)雜的與非門及更復(fù)雜的若干其它功能的門電路均由簡易TTL與非門擴(kuò)展而形成，它們的功能也可由簡易TTL與非門功能說明或者由簡易TTL與非門功能擴(kuò)展來說明。所以，本節(jié)是第二章的重點(diǎn)。在本節(jié)中，簡易TTL與非門的靜態(tài)電路分析和靜態(tài)參量定義.分析.求取是重點(diǎn)，同時要兼顧電路的瞬態(tài)特性。在分析靜態(tài)電路時 ，要注意兩個穩(wěn)態(tài)（靜態(tài)）中簡易TTL與非門各元器件工作狀態(tài)的不同；在分析參量時，電路的電壓傳輸特性是分析與抗干擾能力有關(guān)參數(shù)的基礎(chǔ)，而與帶負(fù)載能力有關(guān)的參數(shù)及與靜態(tài)功耗有關(guān)的參數(shù)的分析則與特定的電路構(gòu)成狀態(tài)有關(guān)。 在本節(jié)中，還討論了簡易TTL與非門存在的抗干擾能力不強(qiáng)；帶負(fù)載能力很弱和工作速度不高三個

39、缺點(diǎn)，同時介紹了為改進(jìn)簡易TTL與非門性能而引入的四管單元TTL與非門；而四管單元TTL與非門改善了簡易TTL與非門性能但靜態(tài)功耗過大，為改善了簡易TTL與非門性能又要消除四管單元TTL與非門的不足，引入了五管單元TTL與非門電路；因?yàn)殡娐方Y(jié)構(gòu)上的原因（輸出管均帶有基極泄流電阻R3），四管單元TTL與非門和五管單元TTL與非門仍存在問題，本節(jié)又設(shè)想了改進(jìn)方案。 課程難點(diǎn)：簡易TTL與非門的靜態(tài)電路分析，簡易TTL與非門的與抗干擾能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與帶負(fù)載能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與靜態(tài)功耗有關(guān)參數(shù)的定義與分析；簡易TTL與非門的瞬態(tài)等效電路及分析，簡

40、易TTL與非門的瞬態(tài)參數(shù)的定義與分析。簡易TTL與非門存在問題的分析討論，引入了四管單元TTL與非門電路對簡易TTL與非門性能的改進(jìn)分析討論以及四管單元TTL與非門仍存在問題的分析，引入了五管單元TTL與非門電路對簡易TTL與非門和四管單元TTL與非門性能的改進(jìn)分析討論以及四管單元TTL與非門和五管單元TTL與非門電路仍存在問題的分析，對電路性能改進(jìn)的設(shè)想。 基本概念： 1 電路的關(guān)態(tài)-指電路的輸出管處于截止工作狀態(tài)時的電路狀態(tài)，此時在輸出端可得到 VO=VOH，電路輸出高電平。 2電路的開態(tài)-指電路的輸出管處于飽和工作狀態(tài)時的電路狀態(tài)，此時在輸出端可得到 VO=VOL，電路輸出低電平。 3

41、電路的電壓傳輸特性-指電路的輸出電壓VO隨輸入電壓Vi變化而變化的性質(zhì)或關(guān)系（可用曲線表示，與晶體管電壓傳輸特性相似）。 4 輸出高電平VOH-與非門電路輸入端中至少一個接低電平時的輸出電平。 5 輸出低電平VOL-與非門電路輸入端全部接高電平時的輸出電平。 6 開門電平VIHmin-為保證輸出為額定低電平時的最小輸入高電平(VON)。 7關(guān)門電平VILmax-為保證輸出為額定高電平時的最大輸入低電平(VOFF)。 8 邏輯擺幅VL-輸出電平的最大變化區(qū)間，VL=VOH-VOL。 9 過渡區(qū)寬度VW-輸出不確定區(qū)域（非靜態(tài)區(qū)域）寬度，VW=VIHmin-VILmax。 10 低電平噪聲容限VN

42、ML-輸入低電平時，所容許的最大噪聲電壓。其表達(dá)式為 VNML=VILmax-VILmin=VILmax- VOL(實(shí)用電路)。 11高電平噪聲容限VNMH-輸入高電平時，所容許的最大噪聲電壓。其表達(dá)式為 VNMH=VIHmax-VIHmin=VOH- VIHmin(實(shí)用電路)。 12 電路的帶負(fù)載能力（電路的扇出系數(shù)）-指在保證電路的正常邏輯功能時，該電路最多可驅(qū)動的同類門個數(shù)。對門電路來講，輸出有兩種穩(wěn)定狀態(tài)，即應(yīng)同時考慮電路開態(tài)帶負(fù)載能力和電路關(guān)態(tài)帶負(fù)載能力。 13 輸入短路電流IIL-指電路被測輸入端接地，而其它輸入端開路時，流過接地輸入端的電流。 14輸入漏電流（拉電流，高電平輸入電

43、流，輸入交叉漏電流）IIH-指電路被測輸入端接高電平，而其它輸入端接地時，流過接高電平輸入端的電流。 15 靜態(tài)功耗-指某穩(wěn)定狀態(tài)下消耗的功率，是電源電壓與電源電流之乘積。電路有兩個穩(wěn)態(tài)，則有導(dǎo)通功耗和截止功耗，電路靜態(tài)功耗取兩者平均值，稱為平均靜態(tài)功耗。 16 瞬態(tài)延遲時間td-從輸入電壓Vi上跳到輸出電壓Vo開始下降的時間間隔。Delay-延遲。 17瞬態(tài)下降時間tf-輸出電壓Vo從高電平VOH下降到低電平VOL的時間間隔。Fall-下降。 18 瞬態(tài)存儲時間ts-從輸入電壓Vi下跳到輸出電壓Vo開始上升的時間間隔。Storage-存儲。 19 瞬態(tài)上升時間tr-輸出電壓Vo從低電平VOL

44、上升到高電平VOH的時間間隔。Rise-上升。 20瞬態(tài)導(dǎo)通延遲時間tPHL-（實(shí)用電路）從輸入電壓上升沿中點(diǎn)到輸出電壓下降沿中點(diǎn)所需要的時間。 21 瞬態(tài)截止延遲時間tPLH-（實(shí)用電路）從輸入電壓下降沿中點(diǎn)到輸出電壓上升沿中點(diǎn)所需要的時間。 22 平均傳輸延遲時間tpd-為瞬態(tài)導(dǎo)通延遲時間tPHL和瞬態(tài)截止延遲時間tPLH的平均值，是討論電路瞬態(tài)的實(shí)用參數(shù)。 基本要求：熟知簡易TTL與非門電路結(jié)構(gòu)及電路工作原理，了解在靜態(tài)電路分析時，為何給出三個假定。能獨(dú)自進(jìn)行簡易TTL與非門電路的關(guān)態(tài)分析和開態(tài)分析；熟悉簡易TTL與非門電路的電壓傳輸特性及特性曲線，了解曲線對應(yīng)各部分的工作條件及與電路性

45、能的關(guān)系；了解電路主要靜態(tài)工作參數(shù)的定義.分析和求??；了解電路的主要瞬態(tài)參數(shù)及參數(shù)的定義區(qū)間。清楚地知道簡易TTL與非門在應(yīng)用于集成電路中時存在的問題，并了解為改進(jìn)簡易TTL與非門而引入的四管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對簡易TTL與非門性能的改進(jìn)；了解引入的五管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對簡易TTL與非門性能和四管單元TTL與非門性能的改進(jìn)。了解四管單元TTL與非門和五管單元TTL與非門仍存在的問題及與存在的問題相對應(yīng)的電路結(jié)構(gòu)的缺陷，設(shè)想改進(jìn)存在問題的方法。 §2.3 六管單元TTL與非門 2學(xué)時 內(nèi)容：1 六管單元TTL與非門電路結(jié)構(gòu)及工作原理1.1 六管

46、單元TTL與非門電路結(jié)構(gòu)1.2 六管單元TTL與非門電路工作原理2 六管TTL與非門的電壓傳輸曲線3 電路的靜態(tài)參數(shù)及輸入保護(hù)3.1 電路的靜態(tài)參數(shù)3.2 電路的輸入保護(hù)3.2.1 輸入嵌位電壓定義及設(shè)定3.2.2 實(shí)際電路中對輸入的保護(hù)措施4 電路的瞬態(tài)參數(shù)4.1 瞬態(tài)延遲4.2 瞬態(tài)功耗5 六管TTL與非門的優(yōu)點(diǎn)6 六管TTL與非門的線路設(shè)計6.1 各晶體管的選取 6.2 各電阻值得計算選取6.3 T6網(wǎng)絡(luò)的設(shè)計 課程重點(diǎn)：本節(jié)介紹了性能較為完美的六管單元TTL與非門電路，該電路對五管單元TTL與非門進(jìn)行了改進(jìn)，其電路措施是用T6網(wǎng)絡(luò)取代了五管單元TTL與非門中輸出管T5的基極泄流電阻R3

47、.。T6網(wǎng)絡(luò)在六管單元TTL與非門中的作用就是五管單元TTL與非門性能得以改進(jìn)的愿因，T6網(wǎng)絡(luò)在電路的導(dǎo)通瞬間呈現(xiàn)高阻態(tài)，而在電路的截止瞬間呈現(xiàn)低阻態(tài) ，這使得電路的瞬態(tài)特性得到改善，電路開關(guān)特性好，兩個靜態(tài)更加穩(wěn)定。本節(jié)介紹了六管單元TTL與非門電路靜態(tài)特性及靜態(tài)參數(shù)，通過分析可知，該電路在兩個靜態(tài)時的輸出電平更加穩(wěn)定；由于T6網(wǎng)絡(luò)引入，電路導(dǎo)通時只有在Vi1.3v(VB21.4v)時T2和T5才同時導(dǎo)通, 這就消除了電壓傳輸曲線上高電平輸出部分的折線段，去除了四管單元TTL與非門和五管單元TTL與非門電路結(jié)構(gòu)缺陷帶來的影響電路性能的弊端。本節(jié)分析了六管單元TTL與非門電路瞬態(tài)特性及瞬態(tài)參數(shù)

48、，在瞬態(tài)等效電路中，將所有的電容等效為5個電容，每個電容的構(gòu)成在講義第38頁已詳細(xì)列出，并對列入各節(jié)點(diǎn)的電容作出了四點(diǎn)說明；根據(jù)電路瞬態(tài)分析，對td 、tf、ts和tr四個瞬態(tài)過程中各個電容的充放電進(jìn)行了討論；根據(jù)電路由截止到導(dǎo)通和由導(dǎo)通到截止兩個瞬態(tài)過程的電性分析，發(fā)現(xiàn)兩個瞬態(tài)過程中均有瞬態(tài)大電流流通，而且以導(dǎo)通到截止瞬態(tài)過程中瞬態(tài)大電流為主，由此造成較大的瞬態(tài)功耗。 課程難點(diǎn)：由于對TTL與非門性能的改進(jìn)是T6網(wǎng)絡(luò)在電路中的引入帶來的，則能正確分析T6網(wǎng)絡(luò)在電路的導(dǎo)通瞬間本身的電特性及對整個電路電特性的作用；能正確分析T6網(wǎng)絡(luò)在電路的截止瞬間本身的電特性及對整個電路電特性的作用是十分重要的

49、。由于六管單元TTL與非門電路元器件增多，引入的寄生也多，因此具有更復(fù)雜的瞬態(tài)特性，這給分析電路的四個瞬態(tài)過程中各個電容的充放電、計算四個瞬態(tài)過程中的四個瞬態(tài)參數(shù)帶來一定的難度。 基本要求：了解六管單元TTL與非門電路的電路結(jié)構(gòu)，電路工作原理。了解該電路中T6網(wǎng)絡(luò)所起到的作用，知道T6網(wǎng)絡(luò)在電路的導(dǎo)通時如何保證了T2和T5管同時導(dǎo)通，且在導(dǎo)通瞬間T6網(wǎng)絡(luò)本身呈現(xiàn)高阻特性，不對T5管分流，而使得T5管盡快導(dǎo)通并飽和；T6網(wǎng)絡(luò)在電路的截止瞬間始終不截止，呈現(xiàn)低阻特性，為T5管退飽和提供了有效的基極泄放回路，而使T5管盡快截止。能獨(dú)立完成六管單元TTL與非門電路的線路設(shè)計，知道晶體管的選取規(guī)則并能選取出合適的六只晶體管；知道電阻值得選取原則并能通過分析計算得到六管單元TTL與非門電路中所需要的所有電阻；知道T6網(wǎng)絡(luò)的三種類型，能通過Rc和Rb的搭配完成T6網(wǎng)絡(luò)類型的選取，知道在六管單元TTL與非門電路中T6網(wǎng)絡(luò)選擇了淺飽和型并能分析計算給出Rc和Rb的值。 §2.4 S