數(shù)字邏輯實(shí)驗(yàn)new

1、 第 2 章 數(shù)字電路基礎(chǔ)實(shí)驗(yàn)2.1 門電路邏輯功能測試實(shí)驗(yàn) 2.1.1 實(shí)驗(yàn)?zāi)康?1熟悉門電路的邏輯功能； 2熟悉邏輯分析儀的使用； 3熟悉 TD-DS實(shí)驗(yàn)系統(tǒng)的使用。 2.1.2 實(shí)驗(yàn)設(shè)備和器件 1TD-DS實(shí)驗(yàn)箱 1 臺 274LS00 2 輸入端四與非門 1 片 374LS02 2 輸入端四或非門 1 片 474LS04 六反相器1片 574LS86 2 輸入端四異或門 1 片 2.1.3 實(shí)驗(yàn)內(nèi)容 174LS00型與非門邏輯功能測試 （1）用邏輯電平開關(guān)給門輸入端 A、B輸入信號，用“H”或“1”表示輸入高電平，用“L” 或“0”表示輸入低電平。 （2）用發(fā)光二極管（LED）顯示門輸

2、出狀態(tài)。當(dāng) LED 亮?xí)r，表示門輸出狀態(tài)為“1”；當(dāng) LED 滅時，表示門輸出狀態(tài)為“0”。 （3）將結(jié)果填入下表，判斷功能是否正確。 圖2-1-1 與非門 表 2-1-1 與非門輸入、輸出電平關(guān)系 274LS86型異或門邏輯功能測試 測試方法同上，將輸入端 A、B接邏輯開關(guān)，輸出端Y 接 LED 顯示，將實(shí)驗(yàn)結(jié)果填入表中。 圖 2-1-2 異或門 表2-1-2 異或門輸入、輸出電平關(guān)系374LS02或非門和 74LS04反相器邏輯功能測試 同學(xué)們可以使用同上的測試方法，自己畫圖、制表完成 74LS02 型或非門和 74LS04 反相器 邏輯功能測試。 4與非門信號選通 選擇一組與非門，將其中

3、一輸入端 A接時鐘脈沖，另一輸入端 B接邏輯開關(guān)，撥動邏輯開 關(guān)，測輸出端 Y 的輸出狀態(tài)并記錄，線路如圖 2-1-4所示。 圖 2-1-4 與非門信號選通 2.4 半加器與全加器實(shí)驗(yàn) 2.4.1 實(shí)驗(yàn)?zāi)康?1學(xué)習(xí)使用異或門組成半加器和全加器； 2測試集成 4 位二進(jìn)制全加器 74LS83 的邏輯功能。 2.4.2 實(shí)驗(yàn)設(shè)備及器件 1TD-DS實(shí)驗(yàn)箱 1 臺 274LS00 2 輸入端四與非門 1 片 374LS86 2 輸入端四異或門 1 片 474LS83 4位二進(jìn)制加法器1片 2.4.3 實(shí)驗(yàn)內(nèi)容 1用異或門和與非門構(gòu)成半加器 電路如圖 2-4-1所示，輸入端接邏輯開關(guān)，輸出端接邏輯電平

4、顯示。將實(shí)驗(yàn)結(jié)果填入下表， 判斷結(jié)果是否正確，寫出和 S及進(jìn)位 C的邏輯表達(dá)式。 圖 2-4-1 用異或門構(gòu)成半加器 表 2-4-1 半加器輸入、輸出關(guān)系 2用異或門和與非門構(gòu)成全加器 實(shí)驗(yàn)方法同 1，按圖 2-4-2接線，將實(shí)驗(yàn)結(jié)果填入表 2-4-2中。 圖 2-4-2 用異或門構(gòu)成全加器 表 2-4-2 全加器輸入、輸出關(guān)系 374LS83 型 4位二進(jìn)制加法器功能測試 電路如圖 2-4-3所示，A3、A2、A1、A0 和 B3、B2、B1、B0 分別為 4位二進(jìn)制數(shù)，令 B3、 B2、B1、B0 為 0101，A3、A2、A1、A0 接邏輯電平開關(guān)，輸出端接邏輯電平顯示，驗(yàn)證 74LS8

5、3 的邏輯功能，將結(jié)果填入表 2-4-3中。 圖 2-4-3 74LS83功能測試 表 2-4-3 74LS83數(shù)據(jù)表 4用 74LS83 實(shí)現(xiàn)十六進(jìn)制到 BCD碼的轉(zhuǎn)換 一個十六進(jìn)制數(shù)可以被看作是兩個 BCD 碼相加的結(jié)果，如果兩個 BCD 碼相加的結(jié)果大于 9 或最高位有進(jìn)位，則應(yīng)加 6（0110）進(jìn)行校正。依此原理可以設(shè)計(jì)轉(zhuǎn)換電路如圖 2-4-4 所示， 按圖接線，A4A1 分別接邏輯開關(guān)，S4S1 接數(shù)碼管 5 的 DA，SEG5接地，C4 接數(shù)碼管 4 的 A，D、C、B、SEG4接地，令A(yù)4A1 從 0000 變化到 1111，觀察兩個數(shù)碼管的顯示，并記 錄實(shí)驗(yàn)結(jié)果。 圖 2-4-

6、4 74LS83實(shí)現(xiàn)十六進(jìn)制到 BCD碼的轉(zhuǎn)換 2.5 觸發(fā)器實(shí)驗(yàn) 2.5.1 實(shí)驗(yàn)?zāi)康?同學(xué)們可以使用同上的測試方法，自己畫圖、制表完成 74LS02 型或非門和 74LS04 反相器 邏輯功能測試。 374LS112 雙J-K 觸發(fā)器 1 片 474LS74 雙D觸發(fā)器 1 片 2.5.3 實(shí)驗(yàn)內(nèi)容 1用與非門構(gòu)成 RS觸發(fā)器 用74LS00 構(gòu)成基本 RS觸發(fā)器，如圖 2-5-1所示，SD，RD分別接邏輯開關(guān)，輸出端 Q 接 LED 顯示。按表 2-5-1做實(shí)驗(yàn)，將結(jié)果記錄于表中，并判斷結(jié)果是否正確。 圖 2-5-1 用與非門構(gòu)成基本 RS觸發(fā)器 表 2-5-1 與非門構(gòu)成 RS觸發(fā)器特

7、性表 2集成 JK 觸發(fā)器功能測試 （1）從74LS112 中任選一個JK 觸發(fā)器進(jìn)行實(shí)驗(yàn)。按圖 2-5-2接線，數(shù)據(jù)輸入端J、K、置位 端 SD、復(fù)位端 RD 分別接邏輯電平開關(guān)，觸發(fā)脈沖 CLK 接單次脈沖，輸出端Q 接 LED 顯示。 （2）觀察 SD、RD 功能：置 SD0、RD1 和 SD1、RD0，觀察輸出端 Q 的狀態(tài)并記 錄結(jié)果。 （3）JK 觸發(fā)器功能：置 SD1、RD1，按表 2-5-2 實(shí)驗(yàn)，驗(yàn)證觸發(fā)器功能并記錄結(jié)果。 圖 2-5-2 JK觸發(fā)器功能測試 表 2-5-2 JK觸發(fā)器特性表 3集成 D觸發(fā)器功能測試 74LS74 為集成雙 D 觸發(fā)器，從中任選一個，參考實(shí)驗(yàn)

8、 2，自己設(shè)計(jì)實(shí)驗(yàn)完成功能測試。 4用 74LS74構(gòu)成二、四分頻電路 （1）電路如圖 2-5-3所示，分析電路的邏輯功能； （2）連接實(shí)驗(yàn)線路，時鐘脈沖由實(shí)驗(yàn)箱的連續(xù)脈沖提供； （3）用邏輯分析儀觀測時鐘源及分頻結(jié)果波形，并記錄。 圖 2-5-3 用74LS74構(gòu)成二、四分頻器 2.6 鎖存器和移位寄存器實(shí)驗(yàn) 2.6.1 實(shí)驗(yàn)?zāi)康?1學(xué)習(xí)鎖存器工作原理； 2掌握寄存器芯片功能及應(yīng)用電路。 2.6.2 實(shí)驗(yàn)設(shè)備及器件 1TD-DS實(shí)驗(yàn)箱 1 臺 274LS75 四位D 鎖存器 1 片 374LS194 四位雙向移位寄存器 2 片 2.6.3 實(shí)驗(yàn)內(nèi)容 1四位 D鎖存器功能測試 74LS75 為

9、四 D 鎖存器，每兩個 D 鎖存器由一個鎖存信號 E 控制，當(dāng) E 為高電平時，輸出 端 Q 隨輸入端 D信號的狀態(tài)變化，當(dāng) E 由高變?yōu)榈蜁r，Q 鎖存在 E端由高變低前 Q的電平上。 74LS75 的功能表如表所示。 表 2-6-1 74LS75功能表 注: QO 在鎖存輸入脈沖的下降沿之前Q的輸出。 （1）根據(jù)功能表，驗(yàn)證鎖存器功能。 （2）用 74LS75 組成數(shù)據(jù)鎖存器。按圖 2-6-1 所示接線，1D4D 接邏輯開關(guān)，E12和 E34 接 到一起作為鎖存選通信號 EN 也接到邏輯開關(guān)，1Q4Q 分別接到 7 段譯碼器的 AD端，數(shù)據(jù) 輸出由數(shù)碼管顯示。 當(dāng)EN1，輸入 0011、0110、1001，觀察數(shù)碼管顯示。 當(dāng)EN0，輸入不同數(shù)據(jù)，觀察輸出變化。圖 2-6-1 用74LS75組成數(shù)據(jù)鎖存器2四位雙向移位寄存器功能測試 74LS194 為四位雙向移位寄存器，該芯片具有下述功能： .具有四位串入、并入與并出結(jié)構(gòu)。 .脈沖上升沿觸發(fā)；可完成同步并入、串入左移位、右移位和保持等四種功能。 .有直接清零端 CLR。 表 2-6-2 74LS194功能表 熟悉各引腳的功能，按圖 2-6-2完成芯片的接線，根據(jù)功能表完成實(shí)驗(yàn)，自