常用中規(guī)模組合邏輯電路_第1頁(yè)
常用中規(guī)模組合邏輯電路_第2頁(yè)
常用中規(guī)模組合邏輯電路_第3頁(yè)
常用中規(guī)模組合邏輯電路_第4頁(yè)
已閱讀5頁(yè),還剩59頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、輸出;F4、F3、F2、Fl為相加的和數(shù)。解 根據(jù)余3碼的定義可知,余3碼是由8421碼加3形成的代碼。所以,用4位二進(jìn)制并行加法器實(shí)現(xiàn)8421碼到余3碼的轉(zhuǎn)換,只需從4位二進(jìn)制并行加法器的輸入端A4、A3、A2和Al輸入8421碼,而從輸入端B4、B3、B2和B1輸入二進(jìn)制數(shù)0011,進(jìn)位輸入端C0加上“0”,便可從輸出端F4、F3、F2和F1得到與輸入8421碼對(duì)應(yīng)的余3碼。其邏輯電路圖如上圖??捎靡黄?位二進(jìn)制并行加法器和4個(gè)異或門實(shí)現(xiàn)上述邏輯功能。具體可將4位二進(jìn)制數(shù)A直接加到并行加法器的A4、A3、A2和A1輸入端,4位二進(jìn)制數(shù)B通過異或門加到并行加法器的B4、B3、B2和B1輸入端

2、。并將功能選擇變量M作為異或門的另一個(gè)輸入且同時(shí)加到并行加法器的C0進(jìn)位輸入端。其余都是l。從真值表可知,該譯碼器的輸出為低電平有效。其次,對(duì)于8421碼中不允許出現(xiàn)的6個(gè)非法碼(1010-1111),譯碼器輸出端Y0Y9均無低電平信號(hào)產(chǎn)生,即譯碼器對(duì)這6個(gè)非法碼拒絕翻譯。這種譯碼器的優(yōu)點(diǎn)是當(dāng)輸入端出現(xiàn)非法碼時(shí),電路不會(huì)產(chǎn)生錯(cuò)誤譯碼。的借位Gi-1,輸出為差數(shù)Di和借位Gi。全減器的真值表如右表。便可在譯碼器輸出端得到3個(gè)變量的8個(gè)最小項(xiàng)的“非”。根據(jù)全減器的輸出函數(shù)表達(dá)式,將相應(yīng)最小項(xiàng)的“非”送至與非門輸入端,便可實(shí)現(xiàn)全減器的功能。邏輯電路圖如右圖。算,即可實(shí)現(xiàn)給定函數(shù)F的功能。011111

3、111110011由真值表可知,輸入I0I7和輸出QA、QB、QC的有效工作電平均為低電平(即邏輯0,邏輯圖中與各輸入相連的門的輸入端的小圓圈不但表示非,同時(shí)表示輸入是低電平有效)。在I0I7輸入端中,下角標(biāo)號(hào)碼越大的優(yōu)先級(jí)越高。例如,I0、I2、I3、I5和I7均為1,I1、I4和I6為0時(shí),輸出按優(yōu)先級(jí)較高的I6編碼,即QCQBQA=001,而不是按優(yōu)先級(jí)較低的I1和I4編碼。此后,若I6變?yōu)?,則按I4編碼,QCQBQA=011。若I4也變?yōu)?,輸出才按I1編碼,QCQBQA=110。、EXD0=B,D1=B,D2=B,D3=B。Di。實(shí)現(xiàn)函數(shù)Fl和F2的電路圖如圖720所示。 、S1作

4、為數(shù)據(jù)輸入端,即可實(shí)現(xiàn)8路分配器的功能。根據(jù)T4193的功能表,可用上圖所示邏輯電路實(shí)現(xiàn)模10加法器的功能。圖中,LD和CPd接邏輯1,CPu接計(jì)數(shù)脈沖CP,T4193工作在累加計(jì)數(shù)狀態(tài)。當(dāng)計(jì)數(shù)器輸出由1001變?yōu)?010時(shí),圖中與門輸出為1,該信號(hào)接至清除端Cr,使計(jì)數(shù)器狀態(tài)立即變?yōu)?000,當(dāng)下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí),再由00000001,繼續(xù)進(jìn)行加1計(jì)數(shù)。 模12減法計(jì)數(shù)器的邏輯電路圖如上圖。圖中,T4193的Cr端接地,CPu接邏輯1,CPd接計(jì)數(shù)脈沖CP,LD端受初態(tài)設(shè)置端和計(jì)數(shù)器狀態(tài)的控制,當(dāng)LD為1時(shí)T4193工作在減法計(jì)數(shù)狀態(tài)。初態(tài)設(shè)置端平時(shí)為1,在電路開始工作時(shí)通過一個(gè)負(fù)脈沖信號(hào)

5、置入初態(tài)“1111”,使電路在計(jì)數(shù)脈沖作用下開始減1計(jì)數(shù)。當(dāng)計(jì)數(shù)器輸出由0100變?yōu)?011時(shí),圖中或門輸出由1變?yōu)?,并經(jīng)與門送至LD端,使計(jì)數(shù)器立即置入1111,當(dāng)下一脈沖到來時(shí)繼續(xù)進(jìn)行減l計(jì)數(shù)。用4位二進(jìn)制計(jì)數(shù)器級(jí)聯(lián)后,再恰當(dāng)?shù)厥褂妙A(yù)置、清除等功能,便可構(gòu)成模大于16的任意進(jìn)制計(jì)數(shù)器。 例714 用兩片T4193型4位二進(jìn)制同步可逆計(jì)數(shù)器構(gòu)成模(147)10的加法計(jì)數(shù)器。解 由T1194的功能表可知,要滿足計(jì)數(shù)狀態(tài)變化序列,只需將D0D1D2D3接1100,DR與Q3連接,以實(shí)現(xiàn)環(huán)形計(jì)數(shù)。其邏輯電路圖如圖730所示。例716 用一片T1194和適當(dāng)?shù)倪壿嬮T構(gòu)成產(chǎn)生序列為10011001的脈沖序列發(fā)生器。 解 序列信號(hào)發(fā)生器可由移位寄存器和反饋邏輯電路構(gòu)成,其結(jié)構(gòu)框圖如下圖。假定序列發(fā)生器產(chǎn)生的序列周期為p,移位寄存器的級(jí)數(shù)(觸發(fā)器個(gè)數(shù))為n,應(yīng)滿足關(guān)系式2np。本例的p=8,故n3,選擇n=

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論