計(jì)算機(jī)組成原理試題及答案 (1)

1、精選文檔計(jì)算機(jī)組成原理試題及答案一、填空（12分）1. 某浮點(diǎn)數(shù)基值為2，階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼和尾數(shù)均用補(bǔ)碼表示，尾數(shù)采用規(guī)格化形式，用十進(jìn)制數(shù)寫出它所能表示的最大正數(shù) ，非0最小正數(shù) ，最大負(fù)數(shù) ，最小負(fù)數(shù) 。2. 變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 ， 指令提供 ； 而在變址尋址中，變址寄存器提供 ，指令提供 。3. 影響流水線性能的因素主要反映在 和 兩個(gè)方面。4. 設(shè)機(jī)器數(shù)字長為16位（含1位符號(hào)位）。若1次移位需10ns，一次加法需10ns，則補(bǔ)碼除法需 時(shí)間，補(bǔ)碼BOOTH算法最多需要 時(shí)間。5. CPU從主存取出一條指令并執(zhí)行該指令的

2、時(shí)間叫 ，它通常包含若干個(gè) ，而后者又包含若干個(gè) 。 組成多級(jí)時(shí)序系統(tǒng)。二、名詞解釋(8分)1. 微程序控制2. 存儲(chǔ)器帶寬3. RISC4. 中斷隱指令及功能三、簡答（18分）1. 完整的總線傳輸周期包括哪幾個(gè)階段？簡要敘述每個(gè)階段的工作。2. 設(shè)主存容量為1MB，Cache容量為16KB，每字塊有16個(gè)字，每字32位。 (1)若Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。(2)若Cache采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。3. 某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L0,L1，寫出各中

3、斷源的屏蔽字。中斷源屏蔽字0 1 2 3 4L0L1L2L3L44. 某機(jī)主存容量為4M×16位，且存儲(chǔ)字長等于指令字長，若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)四種尋址方式。（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍；（3）一次間址的尋址范圍；（4）相對(duì)尋址的尋址范圍。四、（6分）設(shè)階碼取3位，尾數(shù)取6位（均不包括符號(hào)位），按浮點(diǎn)補(bǔ)碼運(yùn)算規(guī)則計(jì)算25 + 24五、畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（8分）六、（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)

4、，用作讀寫控制信號(hào)，現(xiàn)有下列存儲(chǔ)芯片：RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K×8位以及74138譯碼器和各種門電路（自定），畫出CPU與存儲(chǔ)器連接圖。要求：（1）最大4K地址空間為系統(tǒng)程序區(qū)，與其相鄰2K地址空間為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？寫出每片存儲(chǔ)芯片的地址范圍。（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯。 允許輸出允許寫74138七、假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn)，且進(jìn)棧時(shí)棧指針減一，出棧時(shí)棧指針加一。試寫出中斷返回指令（中斷服務(wù)程序的最后一條指令），在取指階段和執(zhí)行階段所需的全部微操

5、作命令及節(jié)拍安排。若采用微程序控制，則還需要增加哪些微操作。（10分）八、除了采用高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上提高整機(jī)速度的措施。（8分）計(jì)算機(jī)組成原理試題答案一、填空（12分）1127；1/512；-1/512-1/32768；-128。2基地址；形式地址；基地址；形式地址。3訪存沖突；相關(guān)問題。4300ns；310ns。5指令周期；機(jī)器周期；節(jié)拍。二、名詞解釋(8分)1微程序控制答：采用與存儲(chǔ)程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。2存儲(chǔ)器帶寬答：每秒從存儲(chǔ)器進(jìn)出

6、信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。3RISC答：RISC是精簡指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡化處理器設(shè)計(jì)，已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。4中斷隱指令及功能答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。三、簡答（18分）1答：總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段：· 申請分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請者；· 尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次

7、打算訪問的從模塊（或從設(shè)備）的存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K；· 傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊；· 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。2答：（1）若Cache采用直接相聯(lián)映像：字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。Cache中含有256個(gè)字塊，所以字塊地址位數(shù)c=8。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=6。（2）若Cache采用四路組相聯(lián)映像，字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。每組含有四個(gè)字塊，每組含256個(gè)字節(jié)。Cache中含有64個(gè)字塊，所以組地

8、址位數(shù)q=6。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=8。3答：設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 04答：（1）指令字長16位，操作碼為7位，尋址特征位2位，地址碼7位；（2）-6463；（3）216；（4）216四、（6分）答：被加數(shù)為0,101;0.100100，x補(bǔ) = 00,101; 00.100100加數(shù)為0,100;1.010100，y補(bǔ) = 00,100; 11.010100（1）對(duì)階：j補(bǔ) =

9、jx補(bǔ)- jy補(bǔ) = 00,101 + 11,100 = 00,001即j = 1，則y的尾數(shù)向右移一位，階碼相應(yīng)加1，即y補(bǔ)= 00,101; 11.101010 求和 += +Sy補(bǔ) = 00.100100 + 11.101010 = 00.001110即 x+y補(bǔ) = 00,101; 00.001110尾數(shù)出現(xiàn)“00.0”，需左規(guī)。 規(guī)格化 左規(guī)后得 x+y補(bǔ) = 00,011; 00.111000x+y補(bǔ) = 00,111; 00.111000五、（8分）答：DMA方式接口電路的基本組成框圖如下：以數(shù)據(jù)輸入為例，具體操作如下： 從設(shè)備讀入一個(gè)字到 DMA 的數(shù)據(jù)緩沖寄存器 BR 中，表

10、示數(shù)據(jù)緩沖寄存器“滿”（如果I/O 設(shè)備是面向字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）； 設(shè)備向DMA接口發(fā)請求（DREQ）； DMA接口向CPU申請總線控制權(quán)（HRQ）； CPU發(fā)回HLDA信號(hào)，表示允許將總線控制權(quán)交給DMA接口； 將DMA主存地址寄存器中的主存地址送地址總線； 通知設(shè)備已被授予一個(gè) DMA 周期（DACK），并為交換下一個(gè)字做準(zhǔn)備； 將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線； 命令存儲(chǔ)器作寫操作； 修改主存地址和字計(jì)數(shù)值； 判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向CPU申請程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。六、（10分）方法一：答：地址空

11、間描述如下：ROM對(duì)應(yīng)的空間：11111111111111111111000000000000RAM對(duì)應(yīng)的空間：11101111111111111110100000000000選擇ROM芯片為2K×8位的兩片，RAM芯片為2K×4位的兩片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位擴(kuò)展）11101111111111111110100000000000CPU與存儲(chǔ)器連接圖見下頁：方法二：答：地址空間描述如下：ROM對(duì)應(yīng)的空間：111111111

12、11111111111000000000000RAM對(duì)應(yīng)的空間：11101111111111111110100000000000選擇ROM芯片為4K×8位的一片，RAM芯片為2K×4位的兩片七、（10分）答：組合邏輯設(shè)計(jì)的微操作命令：取指：T0：PC MART1：MMAR MDR, PC+1 PCT2：MDR IR, OPIR 微操作形成部件執(zhí)行：T0：SP MART1：MMAR MDRT2：MDR PC, SP+1 SP微程序設(shè)計(jì)的微操作命令：取指微程序：T0：PC MART1：AdCMIR CMART2：MMAR MDR, PC+1 PCT3：AdCMIR CMART4

13、：MDR IR, OPIR 微操作形成部件T5：OPIR CMAR中斷返回微程序：T0：SP MART1：AdCMIR CMART2：MMAR MDRT3：AdCMIR CMART4：MDR PC, SP+1 SPT5：AdCMIR CMAR八、（8分）答：針對(duì)存儲(chǔ)器，可以采用Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對(duì)存儲(chǔ)器，可以采用主存-輔存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對(duì)控制器，可以通過指令流水或超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)控制器，可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)運(yùn)算器，可以對(duì)運(yùn)算方法加以改進(jìn)，如進(jìn)位鏈、兩位乘除法；針對(duì)I/O系統(tǒng)，可以運(yùn)用DMA技術(shù)來減少CP

14、U對(duì)外設(shè)訪問的干預(yù)。1設(shè)x補(bǔ)=x0.x 1x2xn 。求證：x補(bǔ)=2 x 0+ x，其中 0 （1> X 0）x 0= 1 （0> X >-1）2某機(jī)字長32位，定位表示，尾數(shù)31位，數(shù)符1位，問：(1) 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？(2) 定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？3如圖B17.1表示用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中，其容量為8個(gè)存貯單元，問：（1）CPU按虛地址1去訪問主存時(shí)主存的實(shí)地址碼是多少？（2）當(dāng)CPU按虛地址2去訪問主存時(shí)主存的實(shí)地址碼是多少？（3）當(dāng)CPU按虛地址3去訪問主存時(shí)主存的實(shí)地址

15、碼是多少？ 4某機(jī)有8條微指令I(lǐng)1-I8，每條微指令所包含的微指令控制信號(hào)如表所示， a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)，假設(shè)一條微指令的控制字段為8位，請安排微指令的控制字段格式。 5CD-ROM光盤的外緣有5mm寬的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時(shí)間為60分鐘。計(jì)算模式1和模式2情況下光盤存儲(chǔ)容量是多少？ 6如圖所示的系統(tǒng)中斷機(jī)構(gòu)是采用多級(jí)優(yōu)先中斷結(jié)構(gòu)，設(shè)備A連接于最高優(yōu)先級(jí)，設(shè)備B次之，設(shè)備C又次之。要求CPU在執(zhí)行完當(dāng)前指令時(shí)轉(zhuǎn)而對(duì)中斷請求進(jìn)行服務(wù)，現(xiàn)假設(shè)：TDC為查詢鏈中每個(gè)設(shè)備的延遲時(shí)間，TA、TB、TC分別為設(shè)備A、B、C的服務(wù)程序所需的執(zhí)行時(shí)間，TS、TR為

16、保存現(xiàn)場和恢復(fù)現(xiàn)場所需時(shí)間。試問：在此環(huán)境下，此系統(tǒng)在什么情況下達(dá)到中斷飽和？即在確保請求服務(wù)的三個(gè)設(shè)備都不會(huì)丟失信息的條件下，允許出現(xiàn)中斷的極限頻率有多高？注意，“中斷允許”機(jī)構(gòu)在確認(rèn)一個(gè)新中斷之前，先要讓即將被中斷的程序的一條指令執(zhí)行完畢。7、已知 x = - 0.01111 ，y = +0.11001，求 x 補(bǔ) ， -x 補(bǔ) ， y 補(bǔ) ， -y 補(bǔ) ，x + y = ？ ，x y = ？8.某計(jì)算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式（立即、直接、基值、相對(duì)）設(shè)計(jì)指令格式。9假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖所示，其中ALU為16位的加法

17、器（高電平工作），SA 、SB為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，O端輸出，其讀寫控制如下表所示： 讀控制 R0 RA0RA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不讀出 寫控制 W WA0WA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不寫入 要求：（1）設(shè)計(jì)微指令格式。 （2）畫出ADD，SUB兩條微指令程序流程圖。10.畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。11集中式仲裁有幾種方式？畫出獨(dú)立請求方式的邏輯圖，說明其工作原理.12刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要

18、爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。（1） 若顯示工作方式采用分辨率為1024×768，顏色深度為3B，幀頻（刷新速率）為72HZ，計(jì)算總帶寬。（2） 為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？13已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4K×4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：（1） 若每個(gè)模塊為32K×8位，共需幾個(gè)模塊？（2） 每個(gè)模塊內(nèi)共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何選擇各模塊？1. 證明：當(dāng)1 > x 0時(shí)，即x為正小數(shù)

19、，則 1 > x 補(bǔ) = x 0 因?yàn)檎龜?shù)的補(bǔ)碼等于正數(shù)本身，所以 1 > x 0. x 1 x 2x n 0 ， X0 = 0 當(dāng)1 > x > - 1時(shí)，即x為負(fù)小數(shù)，根據(jù)補(bǔ)碼定義有： 2 > x 補(bǔ) = 2 + x > 1 （mod2） 即 2 > x 0. x 1 x 2x n > 1 ，x n= 1 所以 正數(shù)： 符號(hào)位 x 0 = 0 負(fù)數(shù)： 符號(hào)位 x 0 = 1 若 1 > x 0 ，x 0 = 0，則 x 補(bǔ) = 2 x 0 + x = x 若 - 1 < x < 0，x 0 = 1 ，則 x 補(bǔ) = 2 x

20、0 + x = 2 + x 所以有 x 補(bǔ) = 2 x 0 + x ，其中 x 0 = 0 ， 1 > x 0 x 0 = 1， - 1 < x < 0 2. 解：（1） 定點(diǎn)原碼整數(shù)表示時(shí)， 最大正數(shù)值 = （231 1 ）10 最小負(fù)數(shù)值 = -（231 1 ）10 （2）定點(diǎn)原碼小數(shù)表示時(shí)， 最大正數(shù)值 =（1 - 231 ）10 最小負(fù)數(shù)值 =(1 - 231 ）10 3. 解：（1） 用虛擬地址為1的頁號(hào)15作為快表檢索項(xiàng)，查得頁號(hào)為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。 （2） 主

21、寸實(shí)地址碼 = 96000 + 0128 = 96128 （3） 虛擬地址3的頁號(hào)為48，當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒有檢索到頁號(hào)為48的頁面，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號(hào)及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號(hào)及其在主存中的起始地址寫入快表。 4. 解：為了壓縮指令字的長度，必須設(shè)法把一個(gè)微指令周期中的互斥性微命令信號(hào)組合在一個(gè)小組中，進(jìn)行分組譯碼。經(jīng)分析，（e ,f ,h）和（b, i, j）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a, c,

22、d, g 四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下： 01c 01b 直接控制 10f 10i a c d g 11g 11j× × × × ×× ×× 4位 2位 2位 5. 解：扇區(qū)總數(shù) = 60 × 60 × 75 = 270000（扇區(qū)） 模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為： 270000 × 2048 / 1024 / 1024 = 527MB 模式2存放聲音、圖象等多媒體數(shù)據(jù)，其存儲(chǔ)容量為： 270000 × 2336 / 1024 / 1024

23、 = 601MB 6. 解： ：假設(shè)主存工作周期為TM，執(zhí)行一條指令的時(shí)間也設(shè)為TM 。則中斷處理過程和各時(shí)間段如圖B17.3所示。當(dāng)三個(gè)設(shè)備同時(shí)發(fā)出中斷請求時(shí)，依次處理設(shè)備A、B、C的時(shí)間如下： tA = 2TM + TDC + TS + TA + TR tB = 2TM + TDC + TS + TA + TRtC = 2TM + TDC + TS + TA + TB達(dá)到中斷飽和的時(shí)間為： T = tA + tB + tC 中斷極限頻率為：f = 1 / T 7解： x 原 = 1.01111 x 補(bǔ) = 1.10001 所以 ： -x 補(bǔ) = 0.01111 y 原 = 0.11001

24、y 補(bǔ) = 0.11001 所以 ： -y 補(bǔ) = 1.00111 x 補(bǔ) 11.10001 x 補(bǔ) 11.10001 + y 補(bǔ) 00.11001 + -y 補(bǔ) 11.00111 x + y 補(bǔ) 00.01010 x - y 補(bǔ) 10.11000 所以： x + y = +0.01010 因?yàn)榉?hào)位相異，結(jié)果發(fā)生溢出8解：64條指令需占用操作碼字段（OP）6位，這樣指令余下長度為10位。為了覆蓋主存64K字的地址空間，設(shè)尋址模式（X）2位，形式地址（D）8位，其指令格式如下： 15 10 9 8 7 0 OP X D 尋址模式定義如下：（7分）X= 0 0 直接尋址 有效地址 E=D（256

25、單元） X= 0 1 間接尋址 有效地址 E= (D）（64K） X= 1 0 變址尋址 有效地址 E= (R)D （64K） X= 1 1 相對(duì)尋址 有效地址 E=（PC）D （64K） 其中R為變址寄存器（16位），PC為程序計(jì)數(shù)器（16位）9 解： 各字段意義如下：F1讀ROR3的選擇控制。 F2寫ROR3的選擇控制。 F3打入SA的控制信號(hào)。 F4打入SB的控制信號(hào)。 F5打開非反向三態(tài)門的控制信號(hào)LDALU。 F6打開反向三態(tài)門的控制信號(hào)LDALU ，并使加法器最低位加1。 F7鎖存器SB清零RESET信號(hào)。 F8 一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。 R 寄存器讀命令 W寄存

26、器寫命令 （2）ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。 圖B2.3 10 三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4： 11解 ：有三種方式：鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請求方式。 獨(dú)立請求方式結(jié)構(gòu)圖如圖B5.4： 圖B5.4 12解：（1）因?yàn)?刷新所需帶寬 = 分辨率 × 每個(gè)像素點(diǎn)顏色深度 × 刷新速度 所以 1024 × 768 × 3B × 72 / S = 165888KB / S = 162MB / S （2）為達(dá)到這樣高的刷存帶寬，可采用如下技術(shù)措施：1 使用高速的DRAM芯片組成刷存。2 刷存采用多體交錯(cuò)結(jié)構(gòu)。3

27、刷存內(nèi)顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至到128位。4 刷存采用雙端口存儲(chǔ)器結(jié)構(gòu)，將刷新端口與更新端口分開。 A卷一、填空題：（每空1分，共15分）1、原碼一位乘法中，符號(hào)位與數(shù)值位（  ），運(yùn)算結(jié)果的符號(hào)位等于（  ）。2、碼值80H：若表示真值0，則為（  ）碼；若表示真值128，則為（  ）碼。3、微指令格式分為（  ）型微指令和（  ）型微指令，其中，前者的并行操作能力比后者強(qiáng)。4、在多級(jí)存儲(chǔ)體系中，Cache存儲(chǔ)器的主要功能是（  ）。5、在下列常用術(shù)語后面，寫出相應(yīng)的中文名稱：VLSI( 

28、; ), RISC(  ), DMA(  ), DRAM(  )。6、為了實(shí)現(xiàn)CPU對(duì)主存儲(chǔ)器的讀寫訪問，它們之間的連線按功能劃分應(yīng)當(dāng)包括（  ），（  ）（  ）。7、從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計(jì)算機(jī)是以（  ）為中心的系統(tǒng)結(jié)構(gòu)。二、單項(xiàng)選擇題：（每題2分，共40分）1、寄存器間接尋址方式中，操作數(shù)處于（ ）中。A、通用寄存器        B、主存        

29、 C、程序計(jì)數(shù)器          D、堆棧2、CPU是指（  ）。A、運(yùn)算器                B、控制器C、運(yùn)算器和控制器        D、運(yùn)算器、控制器和主存3、若一臺(tái)計(jì)算機(jī)的字長為2個(gè)字節(jié)，則表明該機(jī)器（  ）。A、能處理的數(shù)值最大為2位十進(jìn)制數(shù)。

30、B、能處理的數(shù)值最多由2位二進(jìn)制數(shù)組成。C、在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位。D、在CPU中運(yùn)算的結(jié)果最大為2的16次方4、在浮點(diǎn)數(shù)編碼表示中，（  ）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù)              B、尾數(shù)          C、符號(hào)        

31、      D、階碼5、控制器的功能是（  ）。A、產(chǎn)生時(shí)序信號(hào)       B、從主存取出一條指令        C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令。6、虛擬存儲(chǔ)器可以實(shí)現(xiàn)（  ）。A、提高主存儲(chǔ)器的存取速度 B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取周期D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間7、32個(gè)漢字的

32、機(jī)內(nèi)碼需要（  ）。A、 8字節(jié)           B、64字節(jié)         C、32字節(jié)        D、16字節(jié)8、相聯(lián)存儲(chǔ)器是按（  ）進(jìn)行尋址的存儲(chǔ)器。A、地址指定方式           B、堆棧指定方式C、內(nèi)容

33、指定方式           D、地址指定方式與堆棧存儲(chǔ)方式結(jié)合9、狀態(tài)寄存器用來存放（  ）。A、算術(shù)運(yùn)算結(jié)果          B、邏輯運(yùn)算結(jié)果C、運(yùn)算類型              D、算術(shù)邏輯運(yùn)算指令及測試指令的結(jié)果狀態(tài)10、在機(jī)器數(shù)（  ）中，零的表

34、示形式是唯一的。A、原碼          B、補(bǔ)碼         C、補(bǔ)碼和移碼       D、原碼和反碼11、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（  ）。A、減少主機(jī)箱的體積            B、解決容量、價(jià)格、速度三者之間的矛盾C、保存

35、大量數(shù)據(jù)方便            D、操作方便12、有關(guān)Cache的說法正確的是（  ）。A、只能在CPU以外             B、CPU內(nèi)外都可以設(shè)置CacheC、只能在CPU以內(nèi)             D、若存在Cache，

36、CPU就不能再訪問主存13、在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過（  ）來實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器      B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器      D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器14、堆棧常用于（  ）。A、數(shù)據(jù)移位      B、程序轉(zhuǎn)移      C、保護(hù)程序現(xiàn)場      D、輸入、輸出15、

37、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（  ）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件       B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)       D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、一個(gè)指令周期通常由（  ）組成。A、若干個(gè)節(jié)拍                 &#

38、160; B、若干個(gè)時(shí)鐘周期 C、若干個(gè)工作脈沖               D、若干個(gè)機(jī)器周期17、在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是（  ）。A、程序計(jì)數(shù)器      B、累加計(jì)數(shù)器       C、中斷計(jì)數(shù)器     D、程序狀態(tài)字18、某虛擬存儲(chǔ)器采用頁式內(nèi)存管理，使用LRU頁面替換算

39、法，考慮下面的頁面訪問地址流（每次訪問在一個(gè)時(shí)間單位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定內(nèi)存容量為4個(gè)頁面，開始時(shí)為空的，則頁面失效次數(shù)是（  ）。A、4          B、 5           C、6           

40、 D、719、某一SRAM芯片，其容量是1024×8位，除電源和接地端外，該芯片引腳的最小數(shù)目是（  ）。A、20         B、22           C、 25          D、 3020、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化尾數(shù)的是（  ）。A、010011101 （原碼）

41、         B、110011110（原碼）   C、010111111 （補(bǔ)碼）         D、110111001（補(bǔ)碼）三、簡答題：（每題5分，共10分）1、Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？2、DRAM存儲(chǔ)器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共35分）1、（本題7分）某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個(gè)

42、轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。該機(jī)機(jī)器指令系統(tǒng)采用4位定長操作碼，平均每條指令由7條微指令組成。問：（1）該微指令的格式中，操作控制字段和判別測試字段各有幾位？控存的容量是多少（字?jǐn)?shù)×字長）？（4分）（2）該機(jī)指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存是否合適？（3分）操作控制字段判別測試字段下址字段2、（本題12分）設(shè)浮點(diǎn)數(shù)的格式為：階碼4位，包含一位符號(hào)位，尾數(shù)5位，包含一位符號(hào)位，階碼和尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋弘A符（1位）階碼（3位）數(shù)符（1位）尾數(shù)（4位）則按上述浮點(diǎn)數(shù)的格式：（1）若（X）10=22/64，（Y）10= 2.75

43、，則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形式。（6分）（2）求X+Y?。ㄒ笥醚a(bǔ)碼計(jì)算，列出計(jì)算步驟）（6分）3、（本題共16分）某機(jī)字長8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按字節(jié)編址，CPU的控制信號(hào)線有：MREQ#（存儲(chǔ)器訪問請求，低電平有效），R/W#（讀寫控制，低電平為寫信號(hào)，高電平為讀信號(hào)）。試問：（1）若該機(jī)主存采用16K×1位的DRAM芯片（內(nèi)部為128×128陣列）構(gòu)成最大主存空間，則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？（6分）（2）若為該機(jī)配備2K×8位的Cache，每塊8

44、字節(jié)，采用2路組相聯(lián)映像，試寫出對(duì)主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字段的位數(shù)）；若主存地址為3280H，則該地址可映像到Cache的哪一組？（4分）（3）若用4個(gè)8K×4位的SRAM芯片和2個(gè)4K×8位的SRAM芯片形成24K×8位的連續(xù)RAM存儲(chǔ)區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫使能，低電平有效）信號(hào)控制端。試畫出SRAM與CPU的連接圖，在圖上標(biāo)清楚地址譯碼連接，數(shù)據(jù)線、地址線、控制線連接。（6分） B卷一、單項(xiàng)選擇題：（每題1分，共20分）1、目前我們所說的個(gè)人臺(tái)式商用機(jī)屬于  

45、    。A、巨型機(jī)          B、中型機(jī)       C、小型機(jī)       D、微型機(jī)2、下列數(shù)中最大的數(shù)是      。A、（10011001）2     B、（227）8      C、（98）16 &#

46、160;     D、（152）103、在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是      。A、 BCD碼         B、 16進(jìn)制      C、 格雷碼      D、 ASC碼4、在下列機(jī)器數(shù)      中，零的表示形式是唯一的。A、原碼 &#

47、160;         B、補(bǔ)碼          C、反碼         D、原碼和反碼5、設(shè)X補(bǔ)=1.x1x2x3x4,當(dāng)滿足      時(shí)，X > -1/2成立。A、x1必須為1，x2x3x4至少有一個(gè)為1     B、x1必須為1，x2x3x

48、4任意C、x1必須為0，x2x3x4至少有一個(gè)為1     D、x1必須為0，x2x3x4任意6、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是      。A、11001011      B、11010110     C、11000001      D、110010017、在CPU中，跟蹤后繼指令地址的寄存器是   

49、   。A、指令寄存器     B、程序計(jì)數(shù)器   C、地址寄存器  D、狀態(tài)條件寄存器8、EPROM是指      。A、讀寫存儲(chǔ)器                           

50、B、只讀存儲(chǔ)器 C、可編程的只讀存儲(chǔ)器                    D、光擦除可編程的只讀存儲(chǔ)器9、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是（A）MSP，(SP) 1SP。那么出棧操作的動(dòng)作順序應(yīng)為      。A、(MSP)A，(SP)+1SP   

51、0;         B、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)A             D、 (SP)+1SP，(MSP)A10、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化的尾數(shù)的是      。A、010011101（原碼）         B

52、、110011110（原碼）C、010111111 （補(bǔ)碼）        D、110111001（補(bǔ)碼）11、在主存和CPU之間增加cache存儲(chǔ)器的目的是      。A、增加內(nèi)存容量                         B

53、、提高內(nèi)存可靠性C、解決CPU和主存之間的速度匹配問題     D、增加內(nèi)存容量，同時(shí)加快存取速度12、CPU主要包括      。A、控制器           B、控制器、 運(yùn)算器、cache C、運(yùn)算器和主存     D、控制器、ALU和主存13、設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，變址尋址方式的有效地址為   

54、;   。A、EA=(X)+D   B、EA=(X)+(D)    C、EA=(X)+D)     D、EA=(X)+(D)14、信息只用一條傳輸線 ，且采用脈沖傳輸?shù)姆绞椒Q為      。A、串行傳輸    B、并行傳輸    C、并串行傳輸    D、分時(shí)傳輸15、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是   &#

55、160;  。A、PPU(外圍處理機(jī))方式    B、中斷方式    C、DMA方式    D、通道方式16、系統(tǒng)總線中地址線的功能是      。A、用于選擇主存單元地址             B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址       

56、;          D、用于指定主存和I/O設(shè)備接口電路的地址17、CRT的分辨率額為1024×1024，顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是      。A、2MB         B、1MB       C、8MB       

57、D、1024B18、設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為      。A、27H            B、9BH           C、E5H           D、5AH19、根據(jù)

58、國標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用      存儲(chǔ)。A、一個(gè)字節(jié)      B、二個(gè)字節(jié)      C、三個(gè)字節(jié)      D、四個(gè)字節(jié)20、某一SRAM芯片，其容量為512×8位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為      。A、23     B、25   

59、;  C、50      D、19二、填空題：（每空1分，共20分）1、設(shè)X= 0.1011，則X補(bǔ)為      。2、漢字的      、      、      是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3、數(shù)控機(jī)床是計(jì)算機(jī)在      方面的應(yīng)用，郵局把信件自動(dòng)分揀是在

60、計(jì)算機(jī)      方面的應(yīng)用。 4、計(jì)算機(jī)軟件一般分為      和      兩大類。5、RISC的中文含義是      ；CISC的中文含義是      。6、對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式，它們是      和      。7、機(jī)器字長16位，表

61、示浮點(diǎn)數(shù)時(shí)，階碼6位（階符1位），尾數(shù)10位（數(shù)符1位），則浮點(diǎn)補(bǔ)碼表示時(shí)，最大浮點(diǎn)數(shù)是      ，絕對(duì)值最小的非0的正數(shù)是      。8、在存儲(chǔ)系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問題，此時(shí)我們較常使用的替換算法有      和      等。9、一條指令實(shí)際上包括兩種信息即      和   &#

62、160;  。10、按照總線仲裁電路的位置不同，可分為      仲裁和      仲裁。三、簡答題：（每題5分，共15分）1、CPU中有哪些主要寄存器？簡述這些寄存器的功能。2、RISC機(jī)器具有什么優(yōu)點(diǎn)，試簡單論述。 3、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速度的相對(duì)值如何變化？四、綜合題：（共45分）1、求十進(jìn)制數(shù)123的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。（本題8分）2、基址寄存器的內(nèi)容

63、為3000H，變址寄存器的內(nèi)容為02B0H，指令的地址碼為002BH，程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H，且存儲(chǔ)器內(nèi)存放的內(nèi)容如下：地址                     內(nèi)容002BH               &

64、#160;  3500H302BH                  3500H32B0H                  5600H32DBH        

65、0;         2800H3500H                  2600H452BH                  2500H（1）、若采用基址尋址方式，則取出的

66、操作數(shù)是什么？（2）、若采用變址尋址（考慮基址）方式，取出的操作數(shù)是什么？（3）、若采用立即尋址方式，取出的操作數(shù)是什么？（4）、若采用存儲(chǔ)器間接尋址（不考慮基址）方式，取出的操作數(shù)是什么？（5）、若相對(duì)尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？（本題10分）3、現(xiàn)有SRAM芯片容量為2K×4位，試用此芯片組成8K×8位的存儲(chǔ)器，（1）、共需要多少這樣的芯片？（2）、要訪問此存儲(chǔ)器至少需要多少條地址線？其中片內(nèi)尋址需幾條？（本題6分）4、某雙面磁盤，每面有220道，已知磁盤轉(zhuǎn)速r = 3000轉(zhuǎn)/分。數(shù)據(jù)傳輸率為175000B/s。求磁盤總?cè)萘?。（本題6分）5、設(shè)浮點(diǎn)數(shù)x=201

67、1×0.101100，y=2010× (0.011010)（1）、計(jì)算x+y；（階碼與尾數(shù)均用補(bǔ)碼運(yùn)算）。（2）、計(jì)算x×y；（階碼用補(bǔ)碼運(yùn)算，尾數(shù)用原碼一位乘）。（本題15分） A答案一、填空題（每空1分，共15分）1、分開計(jì)算，相乘兩數(shù)符號(hào)位的異或值。    2、移，補(bǔ)     3、水平，垂直4、匹配CPU和主存之間的速度5、超大規(guī)模集成電路，精簡指令系統(tǒng)計(jì)算機(jī)，直接存儲(chǔ)器存?。ㄔL問），動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器。6、地址總線，數(shù)據(jù)總線，讀寫控制線   

68、60;   7、存儲(chǔ)器二、單項(xiàng)選擇題（每題2分，共40分）1、b    2、c    3、c   4、a   5、d    6、b    7、b    8、c   9、d    10、c11、b  12、b   13、d  14、c   15、a   16、d   17、d   18、c   19、a  20、d三、簡答題（每題5分，共10分）1、映像方