復(fù)習(xí)題11帶答案

1、一、 填空題（每空1分，共20分）1、與非門的邏輯功能為 全1出0，有0出1 。2、數(shù)字信號(hào)的特點(diǎn)是在 時(shí)間 上和 幅度 上都是斷續(xù)變化的，其高電平和低電平常用 0 和 1 來(lái)表示。3、三態(tài)門的“三態(tài)”指 高電平 ， 低電平和 高阻狀態(tài) 。4、TTL與非門、TTL異或門、集電極開(kāi)路與非門和三態(tài)門，能夠?qū)崿F(xiàn)線與功能的是 集電極開(kāi)路與非門 。5、CMOS門電路和TTL門電路相比，工作速度快的是 TTL門電路，功耗小的是CMOS門電路。6、兩輸入與非門輸入為01時(shí)，輸出為_(kāi)1_。7、函數(shù)Y=AB+A的最小項(xiàng)表達(dá)式為_(kāi)。8、組合邏輯電路是指任何時(shí)刻，電路的輸出狀態(tài)僅由該時(shí)刻_各輸入狀態(tài)_決定。9、使用

2、OC門時(shí)，輸出端應(yīng)接上_負(fù)載電阻_和電源才能正常的工作。4、為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)6、同步RS觸發(fā)器中R、S為 電平有效，基本R、S觸發(fā)器中R、S為 電平有效 7、在進(jìn)行A/D轉(zhuǎn)換時(shí)，常按下面四個(gè)步驟進(jìn)行， 、 、 、 。1、（1010110.0101）8421BCD表示的二進(jìn)制數(shù)（ ），十六進(jìn)制數(shù)（ ）。4、要組成容量為16K×32位的ROM，需要（ ）片容量為4K×8位的ROM。5、在下列JK觸發(fā)器、RS 觸發(fā)器、D觸發(fā)器 和T觸發(fā)器四種觸發(fā)器中，同時(shí)具有 保持、置1、置0和翻轉(zhuǎn)功能的觸發(fā)器是（ ）。6、邏輯函數(shù)式等于(

3、 )。7、和CMOS門電路相比，TTL門電路的工作速度（ ），功耗（ ）。8、TTL與非門、TTL異或門、集電極開(kāi)路與非門和三態(tài)門，能夠?qū)崿F(xiàn)線與功能的是（ ）。1兩輸入與非門輸入為01時(shí)，輸出為_(kāi)。2邏輯變量和邏輯函數(shù)只有_兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。3函數(shù)Y=AB+A的最小項(xiàng)表達(dá)式為_(kāi)。4使用OC門時(shí)，輸出端應(yīng)接上_和電源才能正常的工作。5組合邏輯電路是指任何時(shí)刻電路的輸出僅由當(dāng)時(shí)的_決定。68線3線優(yōu)先編碼器74LS148的優(yōu)先編碼順序是，輸出。輸入輸出均為低電平有效。當(dāng)輸入為11010101時(shí)，輸出為_(kāi)。7D觸發(fā)器，當(dāng)D與_相連時(shí)，轉(zhuǎn)化為T觸發(fā)器。8某計(jì)數(shù)器的輸出波形如

4、圖1所示，該計(jì)數(shù)器是_進(jìn)制計(jì)數(shù)器。9設(shè)計(jì)一個(gè)8421BCD碼加法計(jì)數(shù)器，至少需要_個(gè)觸發(fā)器。10雙積分型A/D轉(zhuǎn)換器相對(duì)逐次比較型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度要_。2.n個(gè)變量的邏輯函數(shù)共有最小項(xiàng)_個(gè)。3.標(biāo)準(zhǔn)TTL反相器的關(guān)門電阻約為_(kāi)。4.全加器的輸入比半加器多一個(gè)端口，該端口信號(hào)來(lái)自_。5.數(shù)據(jù)分配器和_有相同的基本電路結(jié)構(gòu)形式。6.有約束條件的觸發(fā)器是_。7.最大長(zhǎng)度移位寄存器的反饋電路一般由_門組成。8.制作ASIC的方法分為_(kāi)、現(xiàn)場(chǎng)可編程方法。9.單穩(wěn)態(tài)觸發(fā)器的非重觸發(fā)是指在_期間不能接收新的觸發(fā)信號(hào)。10.轉(zhuǎn)換速度最快的A/D轉(zhuǎn)換器是_型。2.德·摩根定理之一是=_。3.標(biāo)準(zhǔn)

5、TTL反相器的閾值電壓Uth=_。4.二進(jìn)制譯碼器的輸出端提供了輸入變量的_。5.能將1個(gè)數(shù)據(jù)根據(jù)需要傳送到多個(gè)端口之一的電路稱為_(kāi)。6.觸發(fā)器可以接受、保存和_信號(hào)。7.8位單向移位寄存器完成串行輸入需要_個(gè)CP脈沖。8.可編程邏輯器件的通用陣列邏輯英文縮寫(xiě)是_。9.施密特觸發(fā)器能夠把變化_的輸入整形為適合數(shù)字電路的信號(hào)。10.輸出3位的并聯(lián)比較型A/D轉(zhuǎn)換器有比較器_個(gè)。1.在組合電路中，當(dāng)輸入信號(hào)改變狀態(tài)時(shí)，輸出端可能出現(xiàn)虛假信號(hào)過(guò)渡干擾脈沖的現(xiàn)象，叫做_。2.一般的A/D轉(zhuǎn)換過(guò)程要經(jīng)過(guò)取樣、保持、_和_四個(gè)步驟完成。3.只有在時(shí)鐘的上升沿或下降沿時(shí)刻，輸入信號(hào)才能被接收，該種觸發(fā)器是_

6、。4.邏輯代數(shù)中的基本運(yùn)算關(guān)系有_、_、_三種。5n變量的邏輯函數(shù)有_個(gè)最小項(xiàng)，任意兩個(gè)不同的最小項(xiàng)之積為_(kāi)。6譯碼器的功能是對(duì)具有特定含義的輸入代碼進(jìn)行“翻譯”，將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。_的功能與譯碼器的功能相反。7可擦除可編程ROM叫做_,其存儲(chǔ)的數(shù)據(jù)可以改寫(xiě)。8.觸發(fā)器接收輸入信號(hào)之前的狀態(tài)叫做現(xiàn)態(tài)，用_表示；觸發(fā)器接收輸入信號(hào)之后的狀態(tài)叫做次態(tài)，用_表示。9.n位二進(jìn)制計(jì)數(shù)器的模為_(kāi)。102048×8位的RAM有_根地址線，_根數(shù)據(jù)線。11_只有一個(gè)穩(wěn)定狀態(tài)，一個(gè)暫穩(wěn)態(tài)，在外加脈沖的作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到一個(gè)暫穩(wěn)態(tài)。12三態(tài)門有三種輸出狀態(tài)，分別是：_、_和_。2

7、將2004個(gè)“1”異或起來(lái)得到的結(jié)果是（ 0 ）。3半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)主要包含三個(gè)部分，分別是（ 地址譯碼器 、（存儲(chǔ)矩陣）、（ 輸出緩沖器 ）。48位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（ 0.039 ）v；當(dāng)輸入為10001000，則輸出電壓為（ 5.31 ）v。5就逐次逼近型和雙積分型兩種A/D轉(zhuǎn)換器而言，（ 雙積分型 ）的抗干擾能力強(qiáng)，（ 逐次逼近型 ）的轉(zhuǎn)換速度快。6由555定時(shí)器構(gòu)成的三種電路中，（ 施密特觸發(fā)器 ）和（ 單穩(wěn)態(tài)觸發(fā)器）是脈沖的整形電路。7與PAL相比，GAL器件有可編程的輸出結(jié)構(gòu)，它是通過(guò)對(duì)（ 結(jié)構(gòu)控制字 ）進(jìn)行編程設(shè)

8、定其（ 輸出邏輯宏單元 ）的工作模式來(lái)實(shí)現(xiàn)的，而且由于采用了（ E2CMOS）的工藝結(jié)構(gòu)，可以重復(fù)編程，使它的通用性很好，使用更為方便靈活。1邏輯函數(shù)有四種表示方法，它們分別是（ 真值表、）、（ 邏輯圖式 ）、（ 、邏輯表達(dá) ）和（ 、卡諾圖 ）。2將2004個(gè)“1”異或起來(lái)得到的結(jié)果是（ ）。3由555定時(shí)器構(gòu)成的三種電路中，（ ）和（ ）是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入（ ）電平。5基本邏輯運(yùn)算有: （ ）、（ ）和（ ）運(yùn)算。6采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí)，先比較（ ）位。7觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、（ ）、（ ）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用

9、（ ） 觸發(fā)器9目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（ ）電路和（ ）電路。10施密特觸發(fā)器有（ ）個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有（ ）個(gè)穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為 、 兩種；12兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是 （ ） 加器。13不僅考慮兩個(gè)_相加，而且還考慮來(lái)自_相加的運(yùn)算電路，稱為全加器。14時(shí)序邏輯電路的輸出不僅和_有關(guān)，而且還與_有關(guān)。15計(jì)數(shù)器按CP脈沖的輸入方式可分為_(kāi)和_。16觸發(fā)器根據(jù)邏輯功能的不同，可分為_(kāi)、_、_、_、_等。17根據(jù)不同需要，在集成計(jì)數(shù)器芯片的基礎(chǔ)上，通過(guò)采用_、_、_等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個(gè)

10、JK 觸發(fā)器有 個(gè)穩(wěn)態(tài)，它可存儲(chǔ) 位二進(jìn)制數(shù)。 19若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 電路。20 把JK觸發(fā)器改成T觸發(fā)器的方法是 。21N個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成 進(jìn)制的計(jì)數(shù)器。22基本RS觸發(fā)器的約束條件是 。23對(duì)于JK觸發(fā)器，若，則可完成 T 觸發(fā)器的邏輯功能；若，則可完成 D 觸發(fā)器的邏輯功能。1. 有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)（ ），作為8421BCD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)（ ）。2.三態(tài)門電路的輸出有高電平、低電平和（ ）3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接（ ）。 4TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接（ ）電平。5. 已知某函數(shù)，該函數(shù)的反函數(shù)=（ ）。 6. 如果對(duì)鍵盤上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要（ ）位二進(jìn)制數(shù)碼。7. 典型的TTL與非門電路使用的電路為電源電壓為（ ）V，其輸出高電平為（ ）V，輸出低電平為（ ）V， CMOS電路的電源電壓為（ ） V 。874LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出 應(yīng)為（ ）。9將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)