計(jì)算機(jī)組成與結(jié)構(gòu)第6章_總線系統(tǒng)

1、第6章 總線系統(tǒng)2022年3月17日星期四2目錄目錄l6.1 總線的概念和結(jié)構(gòu)形態(tài)總線的概念和結(jié)構(gòu)形態(tài) 理解理解l6.2 總線接口總線接口 了解了解l6.3 總線的仲裁總線的仲裁理解理解l6.4 總線的定時(shí)和數(shù)據(jù)傳送模式總線的定時(shí)和數(shù)據(jù)傳送模式了解了解l6.5 HOST總線和總線和PCI總線總線 了解了解l6.6 InfiniBand標(biāo)準(zhǔn)標(biāo)準(zhǔn)了解了解2022年3月17日星期四3考研大綱要求考研大綱要求(一一) 總線概述總線概述1. 總線的基本概念總線的基本概念2. 總線的分類總線的分類3. 總線的組成及性能指標(biāo)總線的組成及性能指標(biāo)(二二) 總線仲裁總線仲裁1. 集中仲裁方式集中仲裁方式2. 分

2、布仲裁方式分布仲裁方式(三三) 總線操作和定時(shí)總線操作和定時(shí)1. 同步定時(shí)方式同步定時(shí)方式2. 異步定時(shí)方式異步定時(shí)方式(四四) 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)2022年3月17日星期四46.1 總線的概念和結(jié)構(gòu)形態(tài)總線的概念和結(jié)構(gòu)形態(tài)l 6.1.1總線的基本概念總線的基本概念l 6.1.2總線的連接方式總線的連接方式l 6.1.3總線的內(nèi)部結(jié)構(gòu)總線的內(nèi)部結(jié)構(gòu)l 6.1.4總線結(jié)構(gòu)實(shí)例總線結(jié)構(gòu)實(shí)例2022年3月17日星期四56.1.1 總線的基本概念總線的基本概念l總線總線構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是系統(tǒng)內(nèi)各功能部件之間進(jìn)行系統(tǒng)內(nèi)各功能部件之間進(jìn)行信息傳送的公共通路信息傳送的公共

3、通路。l總線的分類總線的分類 按傳送的信息分按傳送的信息分u數(shù)據(jù)總線、地址總線、控制總線數(shù)據(jù)總線、地址總線、控制總線按連接部件分按連接部件分u內(nèi)部總線、局部總線、系統(tǒng)總線、通信總線內(nèi)部總線、局部總線、系統(tǒng)總線、通信總線2022年3月17日星期四6按傳送信息分類的總線按傳送信息分類的總線l地址總線地址總線單向單向，三態(tài)總線，用于傳送，三態(tài)總線，用于傳送地址信息地址信息；其位數(shù)決定可直接尋址的范圍；其位數(shù)決定可直接尋址的范圍；l數(shù)據(jù)總線數(shù)據(jù)總線雙向雙向，三態(tài)總線，用于傳送，三態(tài)總線，用于傳送數(shù)據(jù)信息數(shù)據(jù)信息 ；其位數(shù)有其位數(shù)有8位、位、16位、位、32位、位、64位等；位等；l控制總線控制總線傳送

4、控制、狀態(tài)信息；傳送控制、狀態(tài)信息；其類型決定計(jì)算機(jī)的特色；位數(shù)不定。其類型決定計(jì)算機(jī)的特色；位數(shù)不定。2022年3月17日星期四7按連接部件分類的總線按連接部件分類的總線l內(nèi)部總線內(nèi)部總線各芯片內(nèi)部邏輯器件的連接總線；各芯片內(nèi)部邏輯器件的連接總線；l局部總線局部總線CPU與其他部件的連接總線；與其他部件的連接總線；介于介于CPU內(nèi)部總線和系統(tǒng)總線之間，可高速傳輸數(shù)據(jù)；內(nèi)部總線和系統(tǒng)總線之間，可高速傳輸數(shù)據(jù)；l系統(tǒng)總線系統(tǒng)總線計(jì)算機(jī)各功能部件的連接總線；計(jì)算機(jī)各功能部件的連接總線；l通信總線（通信總線（IO總線）總線）微機(jī)系統(tǒng)與微機(jī)系統(tǒng)、其他設(shè)備之間的連接總線；微機(jī)系統(tǒng)與微機(jī)系統(tǒng)、其他設(shè)備之間

5、的連接總線；2022年3月17日星期四8M.M 擴(kuò)展板擴(kuò)展板CPU 插件板插件板I/O插件板插件板BUS總線的物理實(shí)現(xiàn)總線的物理實(shí)現(xiàn)2022年3月17日星期四91、總線的特性、總線的特性l物理特性物理特性總線的位數(shù)，總線插頭、插座的形狀，引腳的排列方式等；總線的位數(shù)，總線插頭、插座的形狀，引腳的排列方式等；l功能特性功能特性確定每一根總線的名稱、定義、功能與邏輯關(guān)系等，如傳送確定每一根總線的名稱、定義、功能與邏輯關(guān)系等，如傳送數(shù)據(jù)、地址、控制信號(hào)；數(shù)據(jù)、地址、控制信號(hào)；l電氣特性電氣特性規(guī)定每一根總線上信號(hào)的傳送方向及有效電平范圍等內(nèi)容；規(guī)定每一根總線上信號(hào)的傳送方向及有效電平范圍等內(nèi)容；l時(shí)

6、間特性時(shí)間特性總線上各信號(hào)有效的時(shí)序關(guān)系；總線上各信號(hào)有效的時(shí)序關(guān)系；2022年3月17日星期四102、總線標(biāo)準(zhǔn)、總線標(biāo)準(zhǔn)l總線的標(biāo)準(zhǔn)化總線的標(biāo)準(zhǔn)化 為保證總線的性能充分發(fā)揮以及兼容問(wèn)題而提出的；為保證總線的性能充分發(fā)揮以及兼容問(wèn)題而提出的； 主要包括總線的各種特性、數(shù)據(jù)傳輸率、總線通信協(xié)議、主要包括總線的各種特性、數(shù)據(jù)傳輸率、總線通信協(xié)議、仲裁協(xié)議等一系列規(guī)定和約定。仲裁協(xié)議等一系列規(guī)定和約定。l總線標(biāo)準(zhǔn)的來(lái)源總線標(biāo)準(zhǔn)的來(lái)源 權(quán)威組織正式公布的標(biāo)準(zhǔn)；權(quán)威組織正式公布的標(biāo)準(zhǔn)； 實(shí)際存在的工業(yè)標(biāo)準(zhǔn)；實(shí)際存在的工業(yè)標(biāo)準(zhǔn)；l典型的標(biāo)準(zhǔn)總線典型的標(biāo)準(zhǔn)總線 ISA、EISA、PCI等；等；l按總線標(biāo)準(zhǔn)設(shè)

7、計(jì)的接口是按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口是通用接口通用接口。2022年3月17日星期四113、總線的性能指標(biāo)、總線的性能指標(biāo)l總線寬度總線寬度一次總線操作中，最多可傳送的數(shù)據(jù)位數(shù)。一次總線操作中，最多可傳送的數(shù)據(jù)位數(shù)。l總線周期總線周期一次總線操作所需要的最小間隔時(shí)間。一次總線操作所需要的最小間隔時(shí)間?？偩€周期與總線的時(shí)鐘頻率成反比，即總線周期與總線的時(shí)鐘頻率成反比，即T=1/fl總線帶寬總線帶寬單位時(shí)間內(nèi)通過(guò)總線的數(shù)據(jù)位數(shù)，總線的數(shù)據(jù)傳輸率；單位時(shí)間內(nèi)通過(guò)總線的數(shù)據(jù)位數(shù)，總線的數(shù)據(jù)傳輸率；單位一般為單位一般為MB/s。2022年3月17日星期四12課本課本P186【例例1】(1)某總線在一個(gè)總線周期中

8、并行傳送某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少，則總線帶寬是多少? l 一個(gè)總線周期一個(gè)總線周期 T =1/f=1/(33106)l 一個(gè)總線周期的傳送的數(shù)據(jù)量一個(gè)總線周期的傳送的數(shù)據(jù)量 D =4Bl 總線帶寬總線帶寬Dr = D/T = D1/T = Df = 4B33106/s=132MB/s(2)如果一個(gè)總線周期中并行傳送如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升位數(shù)據(jù)，總線時(shí)鐘頻率升為為66MHz，則總線帶寬是多少，則總線帶

9、寬是多少?l 總線帶寬總線帶寬Dr = Df = 8B66106/s = 528MB/s2022年3月17日星期四136.1.2 總線的連接方式總線的連接方式l適配器：又稱接口適配器：又稱接口實(shí)現(xiàn)高速實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 l單機(jī)系統(tǒng)中，總線結(jié)構(gòu)的三種基本類型：?jiǎn)螜C(jī)系統(tǒng)中，總線結(jié)構(gòu)的三種基本類型： 單總線結(jié)構(gòu)單總線結(jié)構(gòu)u使用一條單一的系統(tǒng)總線來(lái)連接使用一條單一的系統(tǒng)總線來(lái)連接CPU、內(nèi)存和、內(nèi)存和I/O設(shè)備。設(shè)備。 雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)u在

10、在CPU和主存之間專門(mén)設(shè)置了一組高速的存儲(chǔ)總線。和主存之間專門(mén)設(shè)置了一組高速的存儲(chǔ)總線。 三總線結(jié)構(gòu)三總線結(jié)構(gòu)u在各外部設(shè)備與通道之間增加一組在各外部設(shè)備與通道之間增加一組I/O總線?？偩€。多總線結(jié)構(gòu)多總線結(jié)構(gòu)u通過(guò)橋?qū)⒍嗫偩€彼此相連。通過(guò)橋?qū)⒍嗫偩€彼此相連。2022年3月17日星期四14l系統(tǒng)內(nèi)的所有部件均由系統(tǒng)內(nèi)的所有部件均由系統(tǒng)總線系統(tǒng)總線連接；連接；l優(yōu)點(diǎn)：優(yōu)點(diǎn)：各部件之間可直接進(jìn)行通信；系統(tǒng)易于擴(kuò)充；各部件之間可直接進(jìn)行通信；系統(tǒng)易于擴(kuò)充；l缺點(diǎn)：缺點(diǎn)：總線負(fù)載重；總線負(fù)載重；若有慢速設(shè)備，則會(huì)產(chǎn)生較大的時(shí)間延遲，降低系統(tǒng)的工若有慢速設(shè)備，則會(huì)產(chǎn)生較大的時(shí)間延遲，降低系統(tǒng)的工作效率。

11、作效率。單總線結(jié)構(gòu)單總線結(jié)構(gòu)CPUCPU主存主存設(shè)備設(shè)備適配器適配器設(shè)備設(shè)備適配器適配器系統(tǒng)總線系統(tǒng)總線2022年3月17日星期四15l系統(tǒng)內(nèi)的所有部件均由系統(tǒng)內(nèi)的所有部件均由系統(tǒng)總線系統(tǒng)總線連接；在連接；在CPU和主存之間再和主存之間再專門(mén)設(shè)置了一組高速的專門(mén)設(shè)置了一組高速的存儲(chǔ)總線存儲(chǔ)總線。l特點(diǎn)：特點(diǎn)：保持了單總線的優(yōu)點(diǎn)（簡(jiǎn)單、易擴(kuò)充）；保持了單總線的優(yōu)點(diǎn)（簡(jiǎn)單、易擴(kuò)充）；減輕了系統(tǒng)總線的工作負(fù)擔(dān)，使減輕了系統(tǒng)總線的工作負(fù)擔(dān)，使CPU工作效率有所提高；工作效率有所提高；但增加了硬件成本。但增加了硬件成本。雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)CPU主存主存設(shè)備設(shè)備適配器適配器設(shè)備設(shè)備適配器適配器存儲(chǔ)總線存

12、儲(chǔ)總線系統(tǒng)總線系統(tǒng)總線2022年3月17日星期四16l系統(tǒng)總線系統(tǒng)總線負(fù)責(zé)連接負(fù)責(zé)連接CPU、主存、主存、I/O通道；通道；存儲(chǔ)總線存儲(chǔ)總線負(fù)責(zé)連接負(fù)責(zé)連接CPU與主存；與主存；I/O總線總線負(fù)責(zé)連接各負(fù)責(zé)連接各I/O適配器。適配器。l特點(diǎn)：特點(diǎn)：設(shè)置了設(shè)置了通道通道，對(duì)外設(shè)進(jìn)行統(tǒng)一的管理，分擔(dān)了，對(duì)外設(shè)進(jìn)行統(tǒng)一的管理，分擔(dān)了CPU的工作。的工作。提高了提高了CPU工作效率，同時(shí)也最大限度的提高外設(shè)的工作工作效率，同時(shí)也最大限度的提高外設(shè)的工作速度。速度。但硬件成本進(jìn)一步增加。但硬件成本進(jìn)一步增加。三總線結(jié)構(gòu)三總線結(jié)構(gòu)CPU主存主存設(shè)備適配器設(shè)備適配器設(shè)備適配器設(shè)備適配器IOPI/OI/O總線

13、總線系統(tǒng)總線系統(tǒng)總線存儲(chǔ)總線存儲(chǔ)總線2022年3月17日星期四17三總線結(jié)構(gòu)的又一形式三總線結(jié)構(gòu)的又一形式局域網(wǎng)局域網(wǎng)系統(tǒng)總線系統(tǒng)總線CPUCache局部總線局部總線擴(kuò)展總線接口擴(kuò)展總線接口擴(kuò)展總線擴(kuò)展總線Modem串行接口串行接口SCSI局部局部I/OI/O控制器控制器主存主存2022年3月17日星期四18多總線結(jié)構(gòu)多總線結(jié)構(gòu)2022年3月17日星期四196.1.3 總線的內(nèi)部結(jié)構(gòu)總線的內(nèi)部結(jié)構(gòu)l早期總線內(nèi)部結(jié)構(gòu)早期總線內(nèi)部結(jié)構(gòu)實(shí)際是實(shí)際是CPU芯片芯片引腳的延伸；引腳的延伸；l早期總線的不足早期總線的不足CPU是總線上惟是總線上惟一的主控者。一的主控者。 總線結(jié)構(gòu)與總線結(jié)構(gòu)與CPU緊密相關(guān)

14、，通用緊密相關(guān)，通用性較差。性較差。 2022年3月17日星期四20現(xiàn)代總線現(xiàn)代總線l多采用標(biāo)準(zhǔn)總線多采用標(biāo)準(zhǔn)總線與結(jié)構(gòu)、與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)；、技術(shù)無(wú)關(guān)；又被稱為底板總線。又被稱為底板總線。 l現(xiàn)代總線可分為四個(gè)部分：現(xiàn)代總線可分為四個(gè)部分： 數(shù)據(jù)傳送總線數(shù)據(jù)傳送總線u地址線、數(shù)據(jù)線、控制線；地址線、數(shù)據(jù)線、控制線；仲裁總線仲裁總線u總線請(qǐng)求線、總線授權(quán)線；總線請(qǐng)求線、總線授權(quán)線； 中斷和同步總線中斷和同步總線u中斷請(qǐng)求線、中斷認(rèn)可線；中斷請(qǐng)求線、中斷認(rèn)可線； 公用線公用線u時(shí)鐘信號(hào)、電源等；時(shí)鐘信號(hào)、電源等；2022年3月17日星期四21CPUCPU多媒體多媒體PCI PCI 橋橋高速

15、局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形調(diào)制解調(diào)器調(diào)制解調(diào)器圖文傳真圖文傳真PCI 總線總線系統(tǒng)總線系統(tǒng)總線33 MHz33 MHz的的3232位數(shù)據(jù)通路位數(shù)據(jù)通路8 MHz8 MHz的的1616位數(shù)據(jù)通路位數(shù)據(jù)通路ISA EISA標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線 控制器控制器 SCSI SCSI 控制器控制器存儲(chǔ)器存儲(chǔ)器6.1.4 總線結(jié)構(gòu)實(shí)例總線結(jié)構(gòu)實(shí)例CPU-CPU-存儲(chǔ)器總線，存儲(chǔ)器總線，6464位位DBDB、3232位位ABAB，66.6MHz66.6MHzPCIPCI總線總線連接快速外設(shè)連接快速外設(shè)3232位位/64/64位總線寬度位總線寬度33.3MHz33.3MHzPCI-ISAPCI-ISA總線

16、總線連接低速外設(shè)連接低速外設(shè)1616位位DBDB，2424位位ABAB8MHz8MHz何謂何謂“橋橋”？具有緩存、轉(zhuǎn)換、控具有緩存、轉(zhuǎn)換、控制功能的邏輯電路制功能的邏輯電路2022年3月17日星期四226.1.5 總線技術(shù)的發(fā)展歷程總線技術(shù)的發(fā)展歷程l1981年，年，IBM公司推出了公司推出了PC/XT總線；總線；l1984年，年，Intel公司聯(lián)合幾家公司制定了公司聯(lián)合幾家公司制定了ISA總線規(guī)范；總線規(guī)范；ISA，Industry Standard Architecture，工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)，工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)l1987年，年，IBM公司推出了公司推出了MCA總線；總線；MCA，Micro Chan

17、nel Architecture，微通道結(jié)構(gòu)，微通道結(jié)構(gòu)l1991年，年，Intel、Compaq等等9家公司聯(lián)合推出家公司聯(lián)合推出EISA總線；總線；EISA，Extended Industrial Standard Architecture l1992年，視頻電子標(biāo)準(zhǔn)協(xié)會(huì)年，視頻電子標(biāo)準(zhǔn)協(xié)會(huì)(VESA)公布了公布了VL總線標(biāo)準(zhǔn)；總線標(biāo)準(zhǔn)；VL，VESA Local Bus l1992年，年，Intel公司推出了公司推出了PCI總線；總線；PCI，Peripheral Component Interconnect，外圍設(shè)備互連總線，外圍設(shè)備互連總線l1996年，年， Intel公司推出了公司

18、推出了AGP總線；總線；AGP，Accelerated Graphics Port，加速圖形接口，加速圖形接口2022年3月17日星期四23總線技術(shù)的發(fā)展歷程總線技術(shù)的發(fā)展歷程PC/XT總線總線2022年3月17日星期四24PC/XT總線總線l早期早期PC/XT微機(jī)配套的微機(jī)配套的8位系統(tǒng)總線，也稱為位系統(tǒng)總線，也稱為PC總線；總線；主板上包括主板上包括8個(gè)個(gè)PC/XT總線擴(kuò)展槽；總線擴(kuò)展槽；主板時(shí)鐘頻率為主板時(shí)鐘頻率為14.3128MHz；CPU時(shí)鐘為時(shí)鐘為4.77MHz，最快的訪存周期由，最快的訪存周期由4個(gè)時(shí)鐘周期構(gòu)個(gè)時(shí)鐘周期構(gòu)成，總線帶寬約為成，總線帶寬約為1MB/s；lPC/XT總線

19、擴(kuò)展槽包括總線擴(kuò)展槽包括62個(gè)管腳；個(gè)管腳；CPU引腳經(jīng)過(guò)引腳經(jīng)過(guò)8282、8286、8288、8259、8237等芯片組等芯片組合而成；合而成；右側(cè)為右側(cè)為A列，左側(cè)為列，左側(cè)為B列，各列，各31個(gè)管腳，包括地址線、數(shù)個(gè)管腳，包括地址線、數(shù)據(jù)線、控制線、狀態(tài)線、輔助線與電源線五類；據(jù)線、控制線、狀態(tài)線、輔助線與電源線五類；2022年3月17日星期四25 揚(yáng)聲器 8 個(gè) 8 位 62 引腳擴(kuò)展槽 擴(kuò)展總線緩沖 CPU 8088(4.77MHz) 8087（可選） ROM BIOS DRAM 控制器 RAM 8237 DMA 控制器 DMA 頁(yè)面寄存器 8253 定時(shí)/計(jì)數(shù)器 8259 中斷控制

20、器 8250 串行通信控制器 鍵盤(pán)與并行控制電路 2022年3月17日星期四26ISA總線總線l16位位的總線結(jié)構(gòu)，并保持了對(duì)的總線結(jié)構(gòu)，并保持了對(duì)8位總線的兼容性；位總線的兼容性；主板上也是主板上也是8個(gè)擴(kuò)展槽；個(gè)擴(kuò)展槽；擴(kuò)展槽既可以插入擴(kuò)展槽既可以插入16位板卡，也可以插入位板卡，也可以插入8位板卡；位板卡；總線時(shí)鐘與總線時(shí)鐘與CPU時(shí)鐘均為時(shí)鐘均為612MHz，訪存周期至少，訪存周期至少3個(gè)時(shí)鐘個(gè)時(shí)鐘周期，總線帶寬約為周期，總線帶寬約為48MB/s；lISA總線設(shè)計(jì)為長(zhǎng)短插槽形式；總線設(shè)計(jì)為長(zhǎng)短插槽形式；前前62管腳的長(zhǎng)插槽管腳的長(zhǎng)插槽u信號(hào)分布與功能含義大致與信號(hào)分布與功能含義大致與P

21、CPC總線相同；總線相同；后后36管腳的短插槽管腳的短插槽uISA總線新增，分為總線新增，分為C、D列，各列，各18個(gè)管腳；個(gè)管腳；2022年3月17日星期四27ISA總線插槽總線插槽同一類型的同一類型的插槽都是相插槽都是相通的，板卡通的，板卡可以插入其可以插入其中任何一個(gè)中任何一個(gè)槽中。槽中。2022年3月17日星期四28ISA聲卡聲卡2022年3月17日星期四292022年3月17日星期四30EISA總線總線lEISA總線是總線是ISA總線的擴(kuò)展總線的擴(kuò)展數(shù)據(jù)總線從數(shù)據(jù)總線從16位變?yōu)槲蛔優(yōu)?2位，位，地址總線從地址總線從24位變?yōu)槲蛔優(yōu)?2位；位；增加了突發(fā)式傳送（增加了突發(fā)式傳送（Bu

22、rst Transfer，又稱猝發(fā)式傳送）；，又稱猝發(fā)式傳送）；支持多處理器的高性能支持多處理器的高性能32位位標(biāo)準(zhǔn)總線。標(biāo)準(zhǔn)總線。lEISA總線擴(kuò)展槽的插腳分上、下兩層；總線擴(kuò)展槽的插腳分上、下兩層；上層同上層同ISA總線的兼容；總線的兼容；下層是下層是EISA總線新增的信號(hào)；總線新增的信號(hào)；ISA插板ISA插板EISA插板EISA插板2022年3月17日星期四31PCI總線總線lPCI總線是一種將系統(tǒng)中外圍部件以結(jié)構(gòu)化可控制方式連接起總線是一種將系統(tǒng)中外圍部件以結(jié)構(gòu)化可控制方式連接起來(lái)的總線標(biāo)準(zhǔn)，是基于奔騰處理器而發(fā)展的總線。來(lái)的總線標(biāo)準(zhǔn)，是基于奔騰處理器而發(fā)展的總線。lPCI 總線的主要

23、性能總線的主要性能數(shù)據(jù)總線數(shù)據(jù)總線32位（位（5V） ，可擴(kuò)充到，可擴(kuò)充到64位（位（3.3V） ；最多支持最多支持10 臺(tái)外設(shè)；臺(tái)外設(shè)；總線時(shí)鐘頻率總線時(shí)鐘頻率33MHz/66MHz；支持突發(fā)式傳送，最大數(shù)據(jù)傳輸速率支持突發(fā)式傳送，最大數(shù)據(jù)傳輸速率528MB/s；能自動(dòng)識(shí)別外設(shè)，硬件插卡自動(dòng)識(shí)別、配置，能自動(dòng)識(shí)別外設(shè)，硬件插卡自動(dòng)識(shí)別、配置，即插即用即插即用；獨(dú)特的中間緩沖器設(shè)計(jì)方式，獨(dú)立于獨(dú)特的中間緩沖器設(shè)計(jì)方式，獨(dú)立于 CPU，并將，并將CPU子系子系統(tǒng)與外設(shè)分開(kāi)；統(tǒng)與外設(shè)分開(kāi)；支持多主設(shè)備系統(tǒng)；支持多主設(shè)備系統(tǒng)；2022年3月17日星期四32PCI插槽插槽2022年3月17日星期四33

24、PCI系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)lPCI總線中提出了總線中提出了“橋橋”的概念的概念“橋橋”連接兩條總線，使總線之間互相通信；連接兩條總線，使總線之間互相通信；PCI總線是在總線是在CPU和原來(lái)的系統(tǒng)總線之間插入的一級(jí)總線，和原來(lái)的系統(tǒng)總線之間插入的一級(jí)總線，由一個(gè)由一個(gè)橋接電路橋接電路實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。接口以協(xié)調(diào)數(shù)據(jù)的傳送。l橋的類型橋的類型主橋：連接主橋：連接CPU和基本和基本PCI總線，也稱為總線，也稱為“北橋北橋”；標(biāo)準(zhǔn)總線橋：連接標(biāo)準(zhǔn)總線橋：連接PCI總線和其他標(biāo)準(zhǔn)總線和其他標(biāo)準(zhǔn)IO總線；總線；PCI橋：連接兩條橋：連

25、接兩條PCI總線；總線；南橋南橋2022年3月17日星期四34CPUCache 控制器控制器內(nèi)存控制器內(nèi)存控制器處理器總線與主處理器總線與主PCI總線橋接器總線橋接器高速緩存高速緩存Cache內(nèi)存內(nèi)存DRAMPCI與與PCI橋接器橋接器PCI與與ISA橋接器橋接器PCI與與EISA橋接器橋接器LAN I/O控制器控制器MODEM控制器控制器I/O支持支持軟盤(pán)軟盤(pán)鍵盤(pán)鍵盤(pán)串行口串行口I/O支持支持并行口并行口聲頻聲頻處理器總線處理器總線主主PCI總線總線次次PCI總線總線ISA總線總線EISA總線總線存儲(chǔ)器存儲(chǔ)器總線總線PCI SCSI卡卡PCI 顯卡顯卡標(biāo)準(zhǔn)標(biāo)準(zhǔn)總線橋總線橋PCI橋橋主橋主橋基

26、于基于PCI總線的系統(tǒng)結(jié)構(gòu)圖總線的系統(tǒng)結(jié)構(gòu)圖2022年3月17日星期四35Pentium PC的體系結(jié)構(gòu)的體系結(jié)構(gòu) 處理器總線處理器總線2022年3月17日星期四36AGP總線總線lAGP總線是一種顯示卡專用的局部圖形總線；總線是一種顯示卡專用的局部圖形總線；嚴(yán)格的說(shuō)，嚴(yán)格的說(shuō)，AGP不能稱為總線，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即不能稱為總線，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即控制芯片和控制芯片和AGP顯示卡連接連接；顯示卡連接連接；lAGP總線直接與主板的北橋芯片相連，讓顯示芯片與系統(tǒng)主內(nèi)總線直接與主板的北橋芯片相連，讓顯示芯片與系統(tǒng)主內(nèi)存直接相連存直接相連;避免了窄帶寬的避免了窄帶寬的PCI總線形成的系統(tǒng)瓶頸，

27、增加總線形成的系統(tǒng)瓶頸，增加3D圖形數(shù)據(jù)圖形數(shù)據(jù)傳輸速度傳輸速度;在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存。在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存。 2022年3月17日星期四37AGP插槽插槽2022年3月17日星期四38AGP接口的發(fā)展接口的發(fā)展l1996年，年，AGP 1.0圖形標(biāo)準(zhǔn)問(wèn)世；圖形標(biāo)準(zhǔn)問(wèn)世；包括包括AGP 1X和和AGP 2X兩種模式；兩種模式；數(shù)據(jù)傳輸帶寬分別達(dá)到了數(shù)據(jù)傳輸帶寬分別達(dá)到了266MB/s和和533MB/s；l1998年，年，AGP 2.0規(guī)范正式發(fā)布；規(guī)范正式發(fā)布；增加了增加了AGP 4X模式，數(shù)據(jù)傳輸帶寬達(dá)到模式，數(shù)據(jù)傳輸帶寬達(dá)到1066MB/s；l1998年

28、，年，AGP Pro接口與接口與AGP 2.0同時(shí)推出同時(shí)推出 ；在原有在原有AGP插槽的兩側(cè)進(jìn)行延伸，提供額外的電能，增強(qiáng)插槽的兩側(cè)進(jìn)行延伸，提供額外的電能，增強(qiáng)其功能。其功能。 l2000年，年，AGP3.0 規(guī)范正式發(fā)布；規(guī)范正式發(fā)布； 增加了增加了AGP 8X模式，數(shù)據(jù)傳輸帶寬達(dá)到了模式，數(shù)據(jù)傳輸帶寬達(dá)到了2133MB/s；2022年3月17日星期四39286主板386主板486主板2022年3月17日星期四40Pentium主板支持PentiumII/III的主板支持Pentium4的主板2022年3月17日星期四416.2 總線接口總線接口l6.2.1 信息的傳送方式信息的傳送方式

29、l6.2.2 接口的基本概念接口的基本概念2022年3月17日星期四426.2.1 信息的傳送方式信息的傳送方式l串行傳送串行傳送使用一條傳輸線，采用脈沖傳送。使用一條傳輸線，采用脈沖傳送。特點(diǎn)：成本比較低廉，信息傳送速度慢；特點(diǎn)：成本比較低廉，信息傳送速度慢； l并行傳送并行傳送每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送；每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送；系統(tǒng)總線的信息傳送方式。系統(tǒng)總線的信息傳送方式。l分時(shí)傳送分時(shí)傳送總線傳送信息的分時(shí)復(fù)用總線傳送信息的分時(shí)復(fù)用u某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。共享總線部件對(duì)總線的分時(shí)復(fù)用共

30、享總線部件對(duì)總線的分時(shí)復(fù)用u在不同的時(shí)間內(nèi)由不同的部件使用總線。在不同的時(shí)間內(nèi)由不同的部件使用總線。串行和并行串行和并行傳送示意圖傳送示意圖例如：例如：CPU中的復(fù)用引腳中的復(fù)用引腳例如：系統(tǒng)中主模塊對(duì)例如：系統(tǒng)中主模塊對(duì)總線的爭(zhēng)用總線的爭(zhēng)用2022年3月17日星期四432022年3月17日星期四446.2.2 接口的基本概念接口的基本概念l接口接口I/O設(shè)備適配器；設(shè)備適配器；指指CPU和主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。和主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。 l接口的典型功能接口的典型功能控制、緩沖、狀態(tài)、轉(zhuǎn)換、中斷等?？刂?、緩沖、狀態(tài)、轉(zhuǎn)換、中斷等。 l一個(gè)適配器必

31、有兩個(gè)接口一個(gè)適配器必有兩個(gè)接口一個(gè)同系統(tǒng)總線相連，采用并行方式；一個(gè)同系統(tǒng)總線相連，采用并行方式；另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。lCPU、接口和外圍設(shè)備之間的連接關(guān)系、接口和外圍設(shè)備之間的連接關(guān)系課本課本P192 圖圖6.7 2022年3月17日星期四45課本課本P193【例例2】利用串行方式傳送字符，每秒鐘傳送的比特利用串行方式傳送字符，每秒鐘傳送的比特(bit)位數(shù)常位數(shù)常稱為波特率。稱為波特率。假設(shè)數(shù)據(jù)傳送速率是假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符個(gè)字符/秒，每一個(gè)字符格式規(guī)秒，每一個(gè)字符格式規(guī)定包含定包含10位（起始位、

32、停止位、位（起始位、停止位、8個(gè)數(shù)據(jù)位），問(wèn)傳送個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少的波特率是多少?每位占用的時(shí)間是多少每位占用的時(shí)間是多少?解：解： 波特率為：波特率為：10位位120/秒秒=1200波特波特 每個(gè)每個(gè)bit占用的時(shí)間占用的時(shí)間Td是波特率的倒數(shù)：是波特率的倒數(shù)： Td=1/1200=0.8330.001s=0.833ms2022年3月17日星期四466.3 總線的仲裁總線的仲裁l6.3.1 集中式仲裁集中式仲裁l6.3.2 分布式仲裁分布式仲裁2022年3月17日星期四47總線的仲裁總線的仲裁l連接到總線上的功能模塊有連接到總線上的功能模塊有主動(dòng)主動(dòng)和和被動(dòng)被動(dòng)兩種形態(tài)；兩種形

33、態(tài)；主方主方可以啟動(dòng)一個(gè)總線周期；可以啟動(dòng)一個(gè)總線周期；從方從方只能響應(yīng)主方請(qǐng)求；只能響應(yīng)主方請(qǐng)求；每次總線操作，只能有一個(gè)主方，但是可以有多個(gè)從方。每次總線操作，只能有一個(gè)主方，但是可以有多個(gè)從方。l多個(gè)功能模塊爭(zhēng)用總線時(shí)，必須由多個(gè)功能模塊爭(zhēng)用總線時(shí)，必須由總線仲裁部件總線仲裁部件選擇一個(gè)主選擇一個(gè)主設(shè)備使用總線。設(shè)備使用總線。l總線占用期總線占用期主方持續(xù)控制總線的時(shí)間。主方持續(xù)控制總線的時(shí)間。l總線仲裁方式總線仲裁方式集中式：由集中式：由中央仲裁器中央仲裁器決定總線使用權(quán)的歸屬。決定總線使用權(quán)的歸屬。分布式：多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。分布式：多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。2022年3月17日星

34、期四486.3.1 集中式仲裁集中式仲裁l 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞皆O(shè)備的優(yōu)先權(quán)設(shè)備的優(yōu)先權(quán)與總線控制器的距離與總線控制器的距離有關(guān)；有關(guān)；優(yōu)點(diǎn)優(yōu)點(diǎn)：硬件連接簡(jiǎn)單，判優(yōu)容易，設(shè)備增刪容易；：硬件連接簡(jiǎn)單，判優(yōu)容易，設(shè)備增刪容易；缺點(diǎn)缺點(diǎn)：對(duì)電路故障敏感，優(yōu)先級(jí)固定；：對(duì)電路故障敏感，優(yōu)先級(jí)固定； l 計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式設(shè)備的優(yōu)先權(quán)由設(shè)備的優(yōu)先權(quán)由計(jì)數(shù)值計(jì)數(shù)值決定，計(jì)數(shù)值為決定，計(jì)數(shù)值為0時(shí)同鏈?zhǔn)讲樵兎绞?；時(shí)同鏈?zhǔn)讲樵兎绞?；?yōu)點(diǎn)優(yōu)點(diǎn)：優(yōu)先權(quán)控制靈活，對(duì)電路故障不敏感；：優(yōu)先權(quán)控制靈活，對(duì)電路故障不敏感；缺點(diǎn)缺點(diǎn)：硬件成本增加，控制復(fù)雜度高；：硬件成本增加，控制復(fù)雜度高；l 獨(dú)立

35、請(qǐng)求方式獨(dú)立請(qǐng)求方式設(shè)備的優(yōu)先權(quán)由設(shè)備的優(yōu)先權(quán)由中央仲裁器的內(nèi)部排隊(duì)邏輯中央仲裁器的內(nèi)部排隊(duì)邏輯決定；決定；優(yōu)點(diǎn)優(yōu)點(diǎn)：響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備花費(fèi)的時(shí)間少；：響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備花費(fèi)的時(shí)間少； 對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的；對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的； 缺點(diǎn)缺點(diǎn)：硬件復(fù)雜度高。：硬件復(fù)雜度高。2022年3月17日星期四49鏈?zhǔn)讲樵兎绞剑ㄦ準(zhǔn)讲樵兎绞剑?/2）l連接方式連接方式采用采用菊花鏈菊花鏈的方式連接的方式連接所有具有總線使用能力的部件所有具有總線使用能力的部件；各設(shè)備各設(shè)備共用共用一根總線請(qǐng)求信號(hào)線一根總線請(qǐng)求信號(hào)線BR、總線授權(quán)信號(hào)線、總線授權(quán)信號(hào)線BG、總線

36、忙信號(hào)線總線忙信號(hào)線BS與中央仲裁器連接；與中央仲裁器連接；l工作方式工作方式總線授權(quán)信號(hào)總線授權(quán)信號(hào)BG串行地從一個(gè)串行地從一個(gè)I/O接口傳送到下一個(gè)接口傳送到下一個(gè)I/O接口。接口。中央中央仲裁器仲裁器設(shè)備接口設(shè)備接口0 0設(shè)備接口設(shè)備接口1 1設(shè)備接口設(shè)備接口N NBGBRBS2022年3月17日星期四50總總線線控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG數(shù)據(jù)線數(shù)據(jù)線地址線地址線BS -總線忙總線忙BR-總線請(qǐng)求總線請(qǐng)求BG-總線同意總線同意I/O接口接口1鏈?zhǔn)讲樵兎绞剑ㄦ準(zhǔn)讲樵兎绞剑?/2）2022年3月17日星期四51計(jì)數(shù)器定時(shí)查詢方式（計(jì)數(shù)器定時(shí)查

37、詢方式（1/2）l連接方式連接方式省去總線授權(quán)信號(hào)省去總線授權(quán)信號(hào)BG；增加計(jì)數(shù)器增加計(jì)數(shù)器和和設(shè)備地址線號(hào)線設(shè)備地址線號(hào)線，每次相應(yīng)總線申請(qǐng)，由計(jì)數(shù)，每次相應(yīng)總線申請(qǐng)，由計(jì)數(shù)值決定響應(yīng)的順序。值決定響應(yīng)的順序。l工作方式工作方式有總線請(qǐng)求時(shí)，發(fā)出計(jì)數(shù)值，選擇設(shè)備查詢請(qǐng)求狀態(tài)，依次有總線請(qǐng)求時(shí)，發(fā)出計(jì)數(shù)值，選擇設(shè)備查詢請(qǐng)求狀態(tài)，依次查詢每一個(gè)設(shè)備；查詢每一個(gè)設(shè)備；中央中央仲裁器仲裁器設(shè)備接口設(shè)備接口0設(shè)備接口設(shè)備接口1設(shè)備接口設(shè)備接口NBRBS設(shè)備地址設(shè)備地址2022年3月17日星期四52 0BS -總線忙總線忙BR-總線請(qǐng)求總線請(qǐng)求總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接

38、口0BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址I/O接口接口1 計(jì)數(shù)器計(jì)數(shù)器設(shè)備地址設(shè)備地址 1計(jì)數(shù)器定時(shí)查詢方式（計(jì)數(shù)器定時(shí)查詢方式（2/2）2022年3月17日星期四53獨(dú)立請(qǐng)求方式（獨(dú)立請(qǐng)求方式（1/2）l連接方式連接方式每個(gè)部件均有每個(gè)部件均有獨(dú)立的請(qǐng)求和響應(yīng)信號(hào)線獨(dú)立的請(qǐng)求和響應(yīng)信號(hào)線，由中央仲裁器，由中央仲裁器的內(nèi)部排隊(duì)邏輯決定響應(yīng)順序。的內(nèi)部排隊(duì)邏輯決定響應(yīng)順序。中央中央仲裁器仲裁器設(shè)備接口設(shè)備接口0 0設(shè)備接口設(shè)備接口1 1設(shè)備接口設(shè)備接口N NBR0BG0BR1BG1BRNBGN2022年3月17日星期四54總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O

39、接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-總線同意總線同意BR-總線請(qǐng)求總線請(qǐng)求獨(dú)立請(qǐng)求方式（獨(dú)立請(qǐng)求方式（2/2）排隊(duì)器排隊(duì)器2022年3月17日星期四556.3.2 分布式仲裁分布式仲裁l分布式仲裁不需要中央仲裁器，由分布在各部件中的多個(gè)仲裁分布式仲裁不需要中央仲裁器，由分布在各部件中的多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。器競(jìng)爭(zhēng)使用總線。l每個(gè)潛在的主模塊都有每個(gè)潛在的主模塊都有自己的仲裁器自己的仲裁器和和唯一的仲裁號(hào)唯一的仲裁號(hào)，通過(guò)仲，通過(guò)仲裁總線上仲裁號(hào)的比較，決定可占用總線的部件。裁總線上仲裁號(hào)的比較，決定可占用總線的部件。某部件某部件有總線請(qǐng)求有總線

40、請(qǐng)求時(shí)，將其時(shí)，將其仲裁號(hào)發(fā)送到共享仲裁總線上仲裁號(hào)發(fā)送到共享仲裁總線上；每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較；每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較；如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)；消它的仲裁號(hào)；最后，獲勝者的仲裁號(hào)保留在仲裁總線上。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。l分布式仲裁是以分布式仲裁是以優(yōu)先級(jí)仲裁策略優(yōu)先級(jí)仲裁策略為基礎(chǔ)。為基礎(chǔ)。 2022年3月17日星期四566.4 總線的定時(shí)和數(shù)據(jù)傳送模式總線的定時(shí)和數(shù)據(jù)傳送模式l6.4.1 總線的定時(shí)總線的定時(shí)l6.4.2 總行數(shù)據(jù)傳送模式總行數(shù)據(jù)傳送模式2022年3月17日星期四576.4.1 總線的定時(shí)總線的定時(shí)l總線的信息傳送過(guò)程總線的信息傳送過(guò)程請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回；請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回； l定時(shí)定時(shí)確定確定事件出現(xiàn)在總線上的時(shí)序關(guān)系事件出現(xiàn)在總線上的時(shí)序關(guān)系；l定時(shí)的分類：定時(shí)的分類：l 同步定時(shí)同步定時(shí)l 異