微機(jī)原理及其應(yīng)用_第3章

1、第3章 半導(dǎo)體存儲器半導(dǎo)體存儲器 存儲器概述存儲器概述 半導(dǎo)體存儲器半導(dǎo)體存儲器 存儲器與存儲器與CPU的連接的連接 存儲器的工作原理存儲器的工作原理 了解存儲器的工作原理和外部特性了解存儲器的工作原理和外部特性 掌握微機(jī)中存儲系統(tǒng)的結(jié)構(gòu)掌握微機(jī)中存儲系統(tǒng)的結(jié)構(gòu) 學(xué)會利用現(xiàn)有的存儲器芯片構(gòu)成所學(xué)會利用現(xiàn)有的存儲器芯片構(gòu)成所需內(nèi)存系統(tǒng)需內(nèi)存系統(tǒng)。3.1 概述概述 存儲器是計算機(jī)系統(tǒng)中具有存儲器是計算機(jī)系統(tǒng)中具有記憶功能記憶功能的部件，它是由大量的的部件，它是由大量的記憶單元記憶單元(或稱基本或稱基本的存儲電路的存儲電路)組成的組成的, 用來存放用二進(jìn)制數(shù)用來存放用二進(jìn)制數(shù)表示的程序和數(shù)據(jù)。表示的

2、程序和數(shù)據(jù)。計算機(jī)中的存儲器由計算機(jī)中的存儲器由兩部分兩部分組成，一類是組成，一類是位于位于“主機(jī)主機(jī)”內(nèi)部的存儲器，簡稱內(nèi)部的存儲器，簡稱“主存主存”，這類存儲器的主要特征是這類存儲器的主要特征是CPU可以按地址直接可以按地址直接訪問其中的任何一個單元訪問其中的任何一個單元;現(xiàn)代計算機(jī)在現(xiàn)代計算機(jī)在“主存主存”和和CPU之間增設(shè)了之間增設(shè)了容量小、速度快的容量小、速度快的“高速緩沖存儲器高速緩沖存儲器”（Cache）。在這樣的系統(tǒng)中，）。在這樣的系統(tǒng)中，Cache和和“主存主存”構(gòu)成構(gòu)成“內(nèi)存內(nèi)存”。在沒有在沒有Cache的系統(tǒng)中，的系統(tǒng)中，“主存主存”也稱也稱作作“內(nèi)存內(nèi)存”。 CPU運(yùn)行

3、時連續(xù)地從內(nèi)存中取出程運(yùn)行時連續(xù)地從內(nèi)存中取出程序中的序中的指令指令并加以執(zhí)行，程序執(zhí)行過程并加以執(zhí)行，程序執(zhí)行過程中的中的數(shù)據(jù)數(shù)據(jù)也可利用存儲器保存起來。也可利用存儲器保存起來。 計算機(jī)每完成一條指令，至少計算機(jī)每完成一條指令，至少有一次要訪問內(nèi)存。有一次要訪問內(nèi)存。 計算機(jī)中的另一類存儲器是計算機(jī)中的另一類存儲器是輔助存儲器輔助存儲器，也稱為，也稱為外部存儲器，簡稱外部存儲器，簡稱“輔存輔存”或或“外存外存”。 外存目前主要采用外存目前主要采用磁表面存儲和光存儲器件磁表面存儲和光存儲器件，例，例如常見的磁帶、磁盤、光盤存儲器。如常見的磁帶、磁盤、光盤存儲器。 它們通過它們通過專用接口電路專

4、用接口電路與計算機(jī)與計算機(jī)“主機(jī)主機(jī)”相連接，相連接，相當(dāng)于一臺相當(dāng)于一臺外部設(shè)備外部設(shè)備。 輔存的重要特征是輔存的重要特征是CPUCPU只能以只能以“塊塊”為單位訪問這為單位訪問這類存儲器類存儲器，在電源關(guān)閉后，輔存中的信息仍然可，在電源關(guān)閉后，輔存中的信息仍然可以以長期保存長期保存。速度快速度快容量小容量小速度慢速度慢容量大容量大寄存器寄存器內(nèi)部內(nèi)部Cache外部外部Cache主存儲器主存儲器輔助存儲器輔助存儲器大容量輔助存儲器大容量輔助存儲器CPU 衡量存儲器的指標(biāo)主要有三個：衡量存儲器的指標(biāo)主要有三個：容量容量、速度速度和和價格價格/ /位位 一般來說，一般來說，速度高的存儲器，價格速

5、度高的存儲器，價格/ /位也高，因此容量位也高，因此容量不會太大。不會太大。 相對而言，相對而言，內(nèi)存容量小、速度快，外存容量很大、速內(nèi)存容量小、速度快，外存容量很大、速度慢度慢，如：，如： CDCD光盤光盤可達(dá)可達(dá)650650MBMB（1MB=1024KB1MB=1024KB） DVDDVD光盤光盤達(dá)達(dá)4.74.7GBGB（1GB=1024MB1GB=1024MB） 硬盤硬盤已達(dá)幾百已達(dá)幾百GBGB至幾至幾TBTB（1TB=1024GB1TB=1024GB）3.1.1 半導(dǎo)體存儲器的分類 按器件制造原理分按器件制造原理分，有，有雙極型雙極型存儲器和存儲器和MOS型型存儲器；存儲器； 按存取方

6、式來分按存取方式來分，有，有隨機(jī)存取隨機(jī)存取存儲器存儲器RAM（Random Access Memory）和）和只讀只讀存儲器存儲器ROM（Read Only Memory） 按存儲原理來分按存儲原理來分，有，有靜態(tài)靜態(tài)存儲器存儲器RAM（Static -RAM）和和動態(tài)動態(tài)存儲器存儲器DRAM（Dynamic-RAM）。）。 近年來出現(xiàn)了近年來出現(xiàn)了新型的閃速新型的閃速存儲器（存儲器（Flash Memory），它），它既具有既具有RAM易讀易寫、體積小、集成度高、速度快等優(yōu)點，易讀易寫、體積小、集成度高、速度快等優(yōu)點，又有又有ROM斷電后信息不丟失等優(yōu)點，斷電后信息不丟失等優(yōu)點，是一種很有

7、前途的是一種很有前途的半導(dǎo)體存儲器。半導(dǎo)體存儲器。半導(dǎo)體存儲器靜態(tài)隨機(jī)SRAM動態(tài)隨機(jī)DRAM一次性編程PROM可擦除EPROM紫外光擦除UREPROM電擦除EEPROM讀寫存儲器RAM只讀存儲器ROM雙極型MOS掩膜ROM可編程ROM 圖3.1半導(dǎo)體存儲器分類3.1.2 半導(dǎo)體存儲器的組成半導(dǎo)體存儲器的組成 半導(dǎo)體存儲器由地址寄存器，譯碼電路、存儲體、讀半導(dǎo)體存儲器由地址寄存器，譯碼電路、存儲體、讀/寫控寫控制電路、數(shù)據(jù)寄存器、控制邏輯等制電路、數(shù)據(jù)寄存器、控制邏輯等6個部分個部分組成。組成。ABDB 啟動啟動片選片選讀讀/寫寫圖圖3.2 3.2 存儲器的基本組成存儲器的基本組成 2.譯碼驅(qū)

8、動電路(1) 單譯碼方式單譯碼方式 Ap-1Ap-2A1A0N 取 1 譯 碼 器基本存儲電路p個輸入M位位位位線線D0D1DM1N根字線根字線N=2p 個地址個地址W0W1 選中的字線輸出M位Wn-1輸出緩沖放大器 圖3.3單譯碼尋址示意圖(2) 雙譯碼方式雙譯碼方式A0A1A2A3A4X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存儲電路R/W控制Y(列)地址譯碼及I/O控制數(shù)據(jù)輸入數(shù)據(jù)輸出A5A6A7A8A9 X(行)地址譯碼器 圖3.4 雙譯碼結(jié)構(gòu)示意圖 在半導(dǎo)體存儲器芯片中，常采用在半導(dǎo)體存儲器芯片中，常采用字結(jié)構(gòu)字結(jié)構(gòu)方式，方式，即將存儲單元的即將存儲單元的8位

9、都集成在一塊芯片內(nèi)位都集成在一塊芯片內(nèi)，如，如Intel 2764 EPROM、Intel 6264 RAM其存儲其存儲容量均為容量均為8K8bit； 也有芯片采用也有芯片采用位結(jié)構(gòu)位結(jié)構(gòu)方式，即方式，即集成的只是各集成的只是各存儲單元的一位或幾位存儲單元的一位或幾位，如，如Intel 2614A RAM、Intel 2114 RAM，其存儲容量分別為，其存儲容量分別為64K1bit和和1K4bit。3.控制邏輯 依據(jù)接受的來自依據(jù)接受的來自CPUCPU的的啟動啟動、片選片選和和讀讀/ /寫寫命令等信號，命令等信號，協(xié)協(xié)調(diào)調(diào)存儲器內(nèi)部電路的動作，以存儲器內(nèi)部電路的動作，以保證保證CPUCPU順

10、利完成對存儲器順利完成對存儲器的讀、寫操作。的讀、寫操作。 存儲器芯片的片選端引腳一般用存儲器芯片的片選端引腳一般用 或或 來表示。有效時，來表示。有效時，可以對該芯片進(jìn)行讀可以對該芯片進(jìn)行讀/ /寫操作；無效時，芯片與數(shù)據(jù)總線寫操作；無效時，芯片與數(shù)據(jù)總線隔離，并可隔離，并可降低芯片內(nèi)部功耗降低芯片內(nèi)部功耗。 存儲芯片的讀存儲芯片的讀/ /寫控制一般有兩個控制端，如，寫控制一般有兩個控制端，如，SRAMSRAM用用 （輸出允許，即（輸出允許，即讀允許讀允許）和）和 （寫允許寫允許）表示。）表示。 WECEOECS3.1.3 半導(dǎo)體存儲器芯片的性能指標(biāo)半導(dǎo)體存儲器芯片的性能指標(biāo)1. 1. 存儲

11、容量（存放二進(jìn)制信息的總位數(shù)存儲容量（存放二進(jìn)制信息的總位數(shù)）存儲容量存儲容量=存儲單元個數(shù)存儲單元個數(shù)每個存儲單元的位數(shù)每個存儲單元的位數(shù)常用單位：常用單位：MB、GB、TB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B2. 2. 存取時間存取時間存取時間是存取時間是CPUCPU訪問訪問一次一次存儲器所需的存儲器所需的時間時間, ,現(xiàn)在存儲器的存取時間通常以現(xiàn)在存儲器的存取時間通常以納秒納秒為單位。為單位。存儲周期則是指存儲周期則是指連續(xù)兩次連續(xù)兩次訪問存儲器之間訪問存儲器之間所需的所需的最小時間最小時間，存儲周期等于存取

12、時間加上存存儲周期等于存取時間加上存儲器的恢復(fù)時間儲器的恢復(fù)時間。 存儲周期為存儲周期為0.1ms0.1ms表示每秒鐘可以表示每秒鐘可以存取存取l l萬萬次次，10ns10ns意味著每秒鐘存取意味著每秒鐘存取1 1億次億次。存取時間越。存取時間越小，速度越快。小，速度越快。目前微機(jī)內(nèi)存讀寫時間一般在目前微機(jī)內(nèi)存讀寫時間一般在十納秒以內(nèi)十納秒以內(nèi)，而而高速緩沖存儲器（高速緩沖存儲器（CacheCache）的存取速度更快）的存取速度更快。 （3）功耗 功耗指每個存儲單元所消耗的功率，單位為功耗指每個存儲單元所消耗的功率，單位為W/單元單元，也有用每塊芯片總功率來表示功，也有用每塊芯片總功率來表示功

13、耗的，單位為耗的，單位為mW/芯片芯片。 使用低功耗存儲器芯片構(gòu)成存儲系統(tǒng)不僅可使用低功耗存儲器芯片構(gòu)成存儲系統(tǒng)不僅可以以減少對電源容量的要求減少對電源容量的要求，而且還可以減少，而且還可以減少發(fā)熱量，發(fā)熱量，提高存儲系統(tǒng)的穩(wěn)定性提高存儲系統(tǒng)的穩(wěn)定性。 4. 電源電源有的芯片只要有的芯片只要單一單一+5V+5V，而有的要，而有的要多種電源多種電源才能工作，例如才能工作，例如12V12V，5V5V等。等。5.5.可靠性可靠性要求存儲器系統(tǒng)具有很高的可靠性。存儲要求存儲器系統(tǒng)具有很高的可靠性。存儲器的可靠性器的可靠性取決于取決于構(gòu)成存儲器的構(gòu)成存儲器的芯片芯片、配件質(zhì)量配件質(zhì)量及及組裝技術(shù)組裝技術(shù)

14、 3.2 隨機(jī)存取存儲器隨機(jī)存取存儲器RAM3.2.1 靜態(tài)隨機(jī)存儲器靜態(tài)隨機(jī)存儲器SRAM1.1.靜態(tài)隨機(jī)存儲器工作原理靜態(tài)隨機(jī)存儲器工作原理靜態(tài)隨機(jī)存儲器（靜態(tài)隨機(jī)存儲器（SRAMSRAM）常采用常采用觸發(fā)器電路構(gòu)觸發(fā)器電路構(gòu)成一個二進(jìn)制的存儲單元，這種觸發(fā)器成一個二進(jìn)制的存儲單元，這種觸發(fā)器一般由一般由6 6個晶個晶體管組成體管組成，如圖，如圖3.53.5所示所示 隨機(jī)存儲器（隨機(jī)存儲器（RAMRAM）用來存放）用來存放當(dāng)前運(yùn)行當(dāng)前運(yùn)行的程序、各種的程序、各種輸入輸出數(shù)據(jù)輸入輸出數(shù)據(jù)、運(yùn)算、運(yùn)算中間結(jié)果中間結(jié)果等，其存儲的內(nèi)容既可隨時等，其存儲的內(nèi)容既可隨時讀出讀出，也可隨時，也可隨時寫

15、入寫入，掉電后內(nèi)容會全部丟失掉電后內(nèi)容會全部丟失 圖3.5 六管靜態(tài)RAM基本存儲電路Y地址譯碼地址譯碼VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址譯碼地址譯碼圖中圖中V V1 1V V2 2是工是工作管，作管，V V3 3V V4 4是是負(fù)載管，負(fù)載管，V V5 5V V6 6是 控 制 管 ，是 控 制 管 ，V V7 7V V8 8也是控制也是控制管，它們?yōu)橥埽鼈優(yōu)橥涣芯€上的存一列線上的存儲單元共用。儲單元共用。特點：特點：(1) 不需要刷新，簡化外圍電路。不需要刷新，簡化外圍電路。 (2) 內(nèi)部管子較多，功耗大，集成度低。內(nèi)部管子較多，功耗

16、大，集成度低。 典型的靜態(tài)典型的靜態(tài)RAM芯片芯片 SRAMSRAM的芯片有的芯片有不同的規(guī)格不同的規(guī)格，常用常用的有的有21012101（2562564 4位）、位）、21022102（1K1K1 1位）、位）、21142114（1K1K4 4位）、位）、41184118（1K1K8 8位）、位）、61166116（2K2K8 8位）、位）、62646264（8K8K8 8位）和位）和6225662256（32K32K8 8位）等。位）等。 隨著大規(guī)模集成電路的發(fā)展，隨著大規(guī)模集成電路的發(fā)展，SRAMSRAM的的集成度集成度也也在在不斷增大不斷增大。現(xiàn)以?，F(xiàn)以21142114為例進(jìn)行簡單介紹

17、。為例進(jìn)行簡單介紹。2. 2114SRAM.圖3.6 2114 SRAM的結(jié)構(gòu)和引腳配置 圖圖3.63.6中，將中，將40964096存儲位（存儲位（102410244=4096bit4=4096bit）排成）排成一個一個64646464的存儲矩陣。的存儲矩陣。 芯片內(nèi)部采用芯片內(nèi)部采用兩級譯碼兩級譯碼，分為列選和行選，其中，分為列選和行選，其中A A4 4A A9 9用于行譯碼，可選擇用于行譯碼，可選擇6464行行中的任一行；中的任一行；A A0 0A A3 3用于列譯碼，產(chǎn)生的用于列譯碼，產(chǎn)生的1616條譯碼輸出線，用來對條譯碼輸出線，用來對6464列列存儲位進(jìn)行選擇，這樣每一條譯碼輸出線

18、可存儲位進(jìn)行選擇，這樣每一條譯碼輸出線可同時選同時選中中4 4列列。 矩陣譯碼的結(jié)果會有某一行與某矩陣譯碼的結(jié)果會有某一行與某4 4列被列被交叉選中交叉選中，即，即一次可以同時選中一次可以同時選中4 4個存儲位個存儲位。這樣。這樣CPUCPU對對21142114訪問訪問時時可選擇可選擇10241024個單元中任何一個，每次可與個單元中任何一個，每次可與4 4個位存?zhèn)€位存儲電路交換信息。儲電路交換信息。1. DRAM工作原理工作原理動態(tài)隨機(jī)存儲器（DRAM）的基本單元電路可以采用4管電路或單管電路。由于單管電路元件數(shù)量少，芯片集成度高，所以被普遍使用。 3.2.2 動態(tài)隨機(jī)存儲器（動態(tài)隨機(jī)存儲器

19、（DRAM）圖3.7 單管動態(tài)存儲單元電路圖 2. DRAM芯片介紹芯片介紹 2164A2164A是容量為是容量為64K64K1 1位位的動態(tài)隨機(jī)存儲器芯片，片的動態(tài)隨機(jī)存儲器芯片，片內(nèi)含有內(nèi)含有64K64K個存儲單元，所以，需要個存儲單元，所以，需要1616位地址線尋址。位地址線尋址。 為了為了減少減少地址線引腳數(shù)目，芯片把片內(nèi)地址劃分為地址線引腳數(shù)目，芯片把片內(nèi)地址劃分為“行地址行地址”和和“列地址列地址”兩組兩組，分時從它的地址引，分時從它的地址引腳輸入。所以，腳輸入。所以，DRAMDRAM芯片地址引腳只有它內(nèi)部地址芯片地址引腳只有它內(nèi)部地址線的線的一半一半。 根據(jù)根據(jù)2164A2164

20、A的容量，它有的容量，它有8 8條分時使用條分時使用的地址線的地址線A A7 7A A0 0（loglog2 2（64K64K）/2/2）。）。 數(shù)據(jù)線二根：數(shù)據(jù)線二根： DinDin( (輸入輸入) )和和DoutDout( (輸出輸出) )。 典型的動態(tài)典型的動態(tài)RAM芯片芯片 圖3.8 Intel 2164 DRAM芯片引腳圖GNDDinA7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASCASA0A7：地址輸入：地址輸入CAS：列地址選通：列地址選通RAS：行地址選通：行地址選通WE：寫允許：寫允許Din：數(shù)據(jù)輸入：數(shù)據(jù)輸入Dout：數(shù)據(jù)輸出：數(shù)據(jù)輸出Vc

21、c：電源：電源GND：地：地.譯碼器譯碼器RAM單元陣列 256256門電路輸入輸出緩沖器行地址緩沖與鎖存器列地址緩沖與鎖存器時鐘發(fā)生A7 A0256條256條DIN DOUTCAS(列) RAS(行)WE圖3.9 2164A內(nèi)部結(jié)構(gòu)圖3.3 只讀存儲器只讀存儲器（ROM） 只讀存儲器（只讀存儲器（ROMROM）具有）具有掉電后信息不會丟失掉電后信息不會丟失的特點，彌補(bǔ)了讀寫存儲器（的特點，彌補(bǔ)了讀寫存儲器（RAMRAM）性能上的）性能上的不足，因此成為微型計算機(jī)的一個不足，因此成為微型計算機(jī)的一個重要部件重要部件。 只讀存儲器（只讀存儲器（ROM）主要由地址）主要由地址寄存器寄存器、地地址譯

22、碼器址譯碼器、存儲單元矩陣存儲單元矩陣、輸出緩沖器輸出緩沖器及及芯片芯片選擇邏輯選擇邏輯等部件組成，如圖等部件組成，如圖3.10所示。所示。圖3.10 只讀存儲器結(jié)構(gòu)1. 掩膜型只讀存儲器（MROM） 掩膜掩膜ROMROM芯片內(nèi)芯片內(nèi)每一個二進(jìn)制位對應(yīng)于一個每一個二進(jìn)制位對應(yīng)于一個MOSMOS管管，該位上存儲的信息取決于這個該位上存儲的信息取決于這個MOSMOS管的柵極是否被連管的柵極是否被連接到字線上。接到字線上。 柵極被連接?xùn)艠O被連接，該單元被選中時，漏極與，該單元被選中時，漏極與“地地”相通，相通，輸出低電平，該位存儲的信息就輸出低電平，該位存儲的信息就是是0 0。 柵極未連接時柵極未連

23、接時，盡管字線被選中，輸出端與，盡管字線被選中，輸出端與“地地”仍然不能導(dǎo)通，輸出高電平，對應(yīng)的信息仍然不能導(dǎo)通，輸出高電平，對應(yīng)的信息為為1 1。 MROMMROM芯片生產(chǎn)芯片生產(chǎn)成本低成本低，適合于，適合于批量大批量大，程序和數(shù)據(jù)，程序和數(shù)據(jù)已經(jīng)成熟且已經(jīng)成熟且不需要修改不需要修改的場合。的場合。 R R R RVCC1234字線位4 位3 位2 位1輸出數(shù)據(jù)位圖4.12 二極管ROM二極管二極管ROM陣列陣列4 3 2 1位位字字12340000001101011010用用MOS三極三極管取代二極管便構(gòu)成了管取代二極管便構(gòu)成了MOS ROM陣列陣列字線1字線2 字線3字線4字地址譯碼器V

24、DDD4 D3 D2 D1A1A000011011位線1位線2位線3位線44 3 2 1位位字字12340010110111100100D4 D3 D2 D1圖4.13 MOS管ROM陣列 A5 A6 A7 A8 A9A0A1A2A3A4VCC圖4.14 復(fù)合譯碼的MOS ROM電路A0A1A2A3A4A5A6A7圖4.15 一種雙極型ROM的結(jié)構(gòu)圖2.可編程只讀存儲器（PROM） 基本存儲單元是一只晶體管或基本存儲單元是一只晶體管或MOSMOS管，它的每一個單管，它的每一個單元電路內(nèi)元電路內(nèi)串接串接有一段有一段“熔絲熔絲”。芯片出廠時，所有。芯片出廠時，所有“熔絲熔絲”均處于連通狀態(tài)，每一個

25、單元存儲的信息同均處于連通狀態(tài)，每一個單元存儲的信息同為為全全“0”0”或全或全“1”1”。 用戶在使用該芯片時，可以用戶在使用該芯片時，可以有選擇有選擇地將部分單元電路地將部分單元電路通以較大的電流，將該電路上的通以較大的電流，將該電路上的“熔絲熔絲”燒斷燒斷。 “熔絲熔絲”被燒斷后，該位所儲存的信息就由原來的被燒斷后，該位所儲存的信息就由原來的“0”0”變?yōu)樽優(yōu)椤?”1”，或者由，或者由“1”1”變?yōu)樽優(yōu)椤?”0”。 PROMPROM靠存儲單元中的熔絲是否靠存儲單元中的熔絲是否熔斷熔斷來存儲信息來存儲信息0 0和和1 1。一旦存儲單元的熔絲被燒斷就一旦存儲單元的熔絲被燒斷就不能恢復(fù)不能恢復(fù)

26、。因此，。因此，PROM只能寫入一次只能寫入一次。圖4.16 熔絲式PROM的基本存儲結(jié)構(gòu)3.紫外光擦除可編程只讀存儲器（紫外光擦除可編程只讀存儲器（EPROM） 常用浮柵型常用浮柵型MOSMOS管作存儲單元。新出廠的管作存儲單元。新出廠的“干干凈凈”EPROMEPROM每位均為每位均為1 1狀態(tài)。狀態(tài)。 對對EPROMEPROM的的編程編程是用電信號控制將有關(guān)位由原來的是用電信號控制將有關(guān)位由原來的1 1改寫為改寫為0 0的過程；的過程； 對對EPROMEPROM的的擦除擦除過程則是用過程則是用紫外光照射紫外光照射，即用高能光，即用高能光子將浮柵上的電子驅(qū)逐出去，使其返回基片，相應(yīng)子將浮柵上

27、的電子驅(qū)逐出去，使其返回基片，相應(yīng)位由原來的位由原來的0 0變?yōu)樽優(yōu)? 1狀態(tài)。狀態(tài)。 由于紫外光通過由于紫外光通過EPROMEPROM的石英窗口對整個芯片的所有的石英窗口對整個芯片的所有單元都發(fā)生作用，所以單元都發(fā)生作用，所以一次擦除便使整個芯片恢復(fù)為全1狀態(tài)，部分擦除是不行的。PPSD SIO2 SIO2+N基底源極漏極多晶硅浮置柵字選線浮置柵場效應(yīng)管位線(a) EPROM的基本存儲結(jié)構(gòu)(b) 浮置柵雪崩注入型場效應(yīng)管結(jié)構(gòu)4.電可擦除可編程電可擦除可編程ROM（EEPROM） 5. Flash存儲器存儲器 特點：特點：(1) 固有的非易失性固有的非易失性 它不同于靜態(tài)它不同于靜態(tài)RAM，不

28、需要備用電池不需要備用電池來確保來確保數(shù)據(jù)存留，也數(shù)據(jù)存留，也不需要磁盤不需要磁盤作為動態(tài)作為動態(tài)RAM的的后備存后備存儲器。儲器。 (2) 經(jīng)濟(jì)的高密度經(jīng)濟(jì)的高密度 Intel的的1M位閃速存儲器的成本按每位計要比位閃速存儲器的成本按每位計要比靜態(tài)靜態(tài)RAM低一半以上低一半以上。閃速存儲器的成本僅比容。閃速存儲器的成本僅比容量相同的動態(tài)量相同的動態(tài)RAM稍高，但卻稍高，但卻節(jié)省節(jié)省了輔助存儲器了輔助存儲器（磁盤）的額外費用和空間。（磁盤）的額外費用和空間。 特點：特點：(3) 可直接執(zhí)行可直接執(zhí)行 由于省去了從磁盤到由于省去了從磁盤到RAM的加載步驟，查詢或的加載步驟，查詢或等待時間僅決定于

29、閃速存儲器，用戶可充分享受程等待時間僅決定于閃速存儲器，用戶可充分享受程序和文件的序和文件的高速存取高速存取以及系統(tǒng)的以及系統(tǒng)的迅速啟動迅速啟動。 (4) 固態(tài)性能固態(tài)性能 閃速存儲器是一種閃速存儲器是一種低功耗低功耗、高密度高密度且且沒有移動沒有移動部分部分的半導(dǎo)體技術(shù)。便攜式計算機(jī)不再需要消耗電的半導(dǎo)體技術(shù)。便攜式計算機(jī)不再需要消耗電池以維持磁盤驅(qū)動器運(yùn)行，或由于磁盤組件而額外池以維持磁盤驅(qū)動器運(yùn)行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔(dān)心工作條件變壞時增加體積和重量。用戶不必再擔(dān)心工作條件變壞時磁盤會發(fā)生故障。磁盤會發(fā)生故障。 3.4 3.4 存儲器與存儲器與CPU的接口技術(shù)的

30、接口技術(shù)數(shù)據(jù)總線控制總線CPU地址總線 存 儲 器3.4.1 存儲器與存儲器與CPU的連接的連接CPU與存儲器連接示意圖與存儲器連接示意圖1. 1. CPU總線的負(fù)載能力?？偩€的負(fù)載能力。 (1) 直流負(fù)載能力直流負(fù)載能力 一個一個TTLTTL電平電平(2) 電容負(fù)載能力電容負(fù)載能力 100PF100PF 由于存儲器芯片是由于存儲器芯片是MOSMOS器件，直流負(fù)載很小，器件，直流負(fù)載很小，它的輸入電容為它的輸入電容為5 510PF10PF。所以。所以: :a. a. 小系統(tǒng)中，小系統(tǒng)中，CPU與存儲器可直連，與存儲器可直連，b. b. 大系統(tǒng)常加驅(qū)動器大系統(tǒng)常加驅(qū)動器, , 在在8086系統(tǒng)中

31、系統(tǒng)中, ,常用常用8226、 8227總線收發(fā)器實現(xiàn)驅(qū)動。總線收發(fā)器實現(xiàn)驅(qū)動。2. CPU的時序和存儲器芯片存取速度的配合的時序和存儲器芯片存取速度的配合選擇存儲器芯片要盡可能滿足CPU取指令和讀寫存儲器的時序要求。一般選高速存儲器，避免需要在CPU有關(guān)時序中插入TW、降低CPU速度、增加WAIT信號產(chǎn)生電路。3. 3. 存儲器的地址分配和選片問題。存儲器的地址分配和選片問題。(1) 確定整機(jī)存儲容量。(2) 整機(jī)存儲容量在整個存儲空間的位置。(3) 選用存儲器芯片的類型和數(shù)量。(4) 劃分RAM、ROM區(qū)，地址分配，畫出 地址分配圖。一般指存儲器的一般指存儲器的WE、OE、CS等等與與CP

32、U的的RD、WR等相連，不同的存儲等相連，不同的存儲器和器和CPU連接時其使用的控制信號也不連接時其使用的控制信號也不完全相同。完全相同。4. 4. 控制信號的連接控制信號的連接存儲器與CPU的接口特性：（1）芯片的地址線、數(shù)據(jù)線與CPU的低位地址總線、數(shù)據(jù)總線直接相連；（2）片選信號接高位地址總線線經(jīng)譯碼后的輸出信號；（3） 和 連到由控制總線( 、 、 )組合生成的控制信號。OEWEIOM/RDWR1. 8086存儲器組織存儲器組織存儲器中，任何兩相鄰的字節(jié)被定義為一個字被定義為一個字，構(gòu)成字的兩個字節(jié)都有各自的字節(jié)地址各自的字節(jié)地址。(1) 字的地址：字的地址：字的高字節(jié)放高地址字的高字

33、節(jié)放高地址，低字節(jié)放低低字節(jié)放低 地址地址，低字節(jié)的地址作為字的地址低字節(jié)的地址作為字的地址(2) 字的存放方式字的存放方式：a.非規(guī)則存放非規(guī)則存放: 若一個字從奇數(shù)地址開始存放 (即低字節(jié)放奇地址即低字節(jié)放奇地址)b.規(guī)則存放規(guī)則存放: 若一個字從偶數(shù)地址開始存放 (即低字節(jié)放偶地址即低字節(jié)放偶地址) (3) 字的存放原則字的存放原則：規(guī)則存放規(guī)則存放（建議采用）3.4.2 簡單的簡單的8086存儲器子系統(tǒng)的設(shè)計存儲器子系統(tǒng)的設(shè)計字的規(guī)則存放和非規(guī)則存放字的規(guī)則存放字的規(guī)則存放字的非規(guī)則存放字的非規(guī)則存放存儲器存儲器地址地址 00200H00201H00202H00203H00204H00

34、205H00206H34H12H字節(jié)變量78H56H字節(jié)變量為了解決為了解決16位位CPU與與8位存儲器芯片的連接問位存儲器芯片的連接問題，將題，將8086的的1MB存儲空間分成兩個存儲空間分成兩個512 KB 的存儲的存儲體，具體為：體，具體為：(1) 偶數(shù)存儲體與偶數(shù)存儲體與8086的的D0D7相連。相連。(2) 奇數(shù)存儲體與奇數(shù)存儲體與8086中中D8D15相連。相連。(3) A1A19用來同時訪問兩個存儲體的字節(jié)單元用來同時訪問兩個存儲體的字節(jié)單元。(4) A0和和BHE( (高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許) )信號用來選擇存信號用來選擇存儲體。儲體。圖3.11存儲體與總線的連接D

35、BD15D8D7D0奇存儲體A0ABBHEA19 A1偶存儲體CSA19A1D7D0CSA19A1D7D0 8086對存儲器的訪問形式，由信號BHE與A0的組合方式?jīng)Q定。 表表3.1 BHE和和A0組合的對應(yīng)操作組合的對應(yīng)操作00從偶地址讀從偶地址讀/寫一個字寫一個字 AD15AD0 一個總線周期一個總線周期 10從偶地址讀從偶地址讀/寫一個字節(jié)寫一個字節(jié) AD7AD0 一個總線周期一個總線周期 01從奇地址讀從奇地址讀/寫一個字節(jié)寫一個字節(jié) AD15AD8 一個總線周期一個總線周期 0110從奇地址讀從奇地址讀/ /寫一個字寫一個字先讀先讀/ /寫字的低寫字的低8 8位（在奇體中）位（在奇體

36、中）再讀再讀/寫字的高寫字的高8位（在偶體中）位（在偶體中） AD15AD8 AD7AD0 兩個總線周期兩個總線周期 2.存儲器接口的設(shè)計 由于由于8 8位字長的單體存儲器位字長的單體存儲器是構(gòu)成微型機(jī)存儲系統(tǒng)的是構(gòu)成微型機(jī)存儲系統(tǒng)的基礎(chǔ)基礎(chǔ)，因而在討論存儲器接口設(shè)計時，重點介紹，因而在討論存儲器接口設(shè)計時，重點介紹單體單體存儲器的接口設(shè)計。存儲器的接口設(shè)計。 在一般情況下，微型機(jī)的存儲器系統(tǒng)由幾片甚至幾十在一般情況下，微型機(jī)的存儲器系統(tǒng)由幾片甚至幾十片組成，如何用片組成，如何用多個多個存儲器芯片構(gòu)成存儲器系統(tǒng)存儲器芯片構(gòu)成存儲器系統(tǒng)？ 關(guān)鍵是： 要解決這些存儲器芯片同CPU三條總線的正確連接

37、與時序匹配問題。（1）數(shù)據(jù)總線的連接 在微型機(jī)中，無論是單存儲體結(jié)構(gòu)還是多在微型機(jī)中，無論是單存儲體結(jié)構(gòu)還是多存儲體結(jié)構(gòu)，存儲體結(jié)構(gòu)，每個存儲體都是以一個字節(jié)每個存儲體都是以一個字節(jié)為基本單位來劃分存儲單元的為基本單位來劃分存儲單元的。 當(dāng)用存儲字長不是當(dāng)用存儲字長不是8位的芯片構(gòu)成存儲器時，位的芯片構(gòu)成存儲器時，需要需要用多片合在一起，并行構(gòu)成存儲字長用多片合在一起，并行構(gòu)成存儲字長為為8位的存儲器，即位擴(kuò)展位的存儲器，即位擴(kuò)展，見表，見表3.2。 表表3.2 不同存儲字長的芯片構(gòu)成不同存儲字長的芯片構(gòu)成1K字節(jié)字節(jié)存儲器存儲器存儲器芯片型號存儲器芯片型號芯片總芯片總數(shù)數(shù)地址總線負(fù)載地址總線

38、負(fù)載（A0A9） 數(shù)據(jù)總線負(fù)載數(shù)據(jù)總線負(fù)載（D0D7） 2101（1K1位）88片D0，D1，D2，D3，D4，D5，D6，D7 各一片2114（1K4位）22片D0D3，D4D7 各一片4118（1K8位） 11片D0D7 一片 說明：當(dāng)用多片構(gòu)成存儲單元時，如說明：當(dāng)用多片構(gòu)成存儲單元時，如8 8片片21012101芯片、芯片、2 2片片21142114芯片，芯片，并未改變存儲器的總?cè)萘坎⑽锤淖兇鎯ζ鞯目側(cè)萘浚ㄈ詾椋ㄈ詾?K1K），改變），改變的是存儲字長（為的是存儲字長（為8 8位）。也就是說，位）。也就是說，并未增加數(shù)據(jù)總線并未增加數(shù)據(jù)總線的負(fù)載，增加了地址總線和控制總線的負(fù)載的負(fù)載，

39、增加了地址總線和控制總線的負(fù)載。 （2 2）讀寫控制線的連接）讀寫控制線的連接 存儲器芯片的讀寫控制線由存儲器芯片的讀寫控制線由CPUCPU相應(yīng)控制總線經(jīng)相應(yīng)控制總線經(jīng)過門電路過門電路組合形成組合形成存儲芯片的讀寫控制信號存儲芯片的讀寫控制信號。 （3 3）地址線的連接）地址線的連接 存儲器芯片地址線存儲器芯片地址線與其容量有關(guān)與其容量有關(guān)，而，而與存儲字長無與存儲字長無關(guān)關(guān)。如。如1K1Kn n位芯片的地址線為位芯片的地址線為A A0 0A A9 9共共1010位，位，8K8Kn n位芯片的地址線為位芯片的地址線為A A0 0A A1212共共1313位。位。 存儲器芯片的地址線存儲器芯片的

40、地址線A A0 0A Ai i對應(yīng)連接到對應(yīng)連接到CPUCPU的低位地的低位地址總線址總線A A0 0A Ai i（對于（對于80888088而言）或而言）或A A1 1A Ai+1i+1（對于（對于80868086而言）。而言）。 剩下的高位地址線用來譯碼形成片選信號剩下的高位地址線用來譯碼形成片選信號 （4）片選信號線的連接 片選是片選是為了解決為了解決CPUCPU數(shù)據(jù)總線分時地與各存儲數(shù)據(jù)總線分時地與各存儲器芯片或器芯片或I/OI/O接口芯片進(jìn)行數(shù)據(jù)傳送而不發(fā)生接口芯片進(jìn)行數(shù)據(jù)傳送而不發(fā)生沖突問題。沖突問題。因而，片選線的連接是每個設(shè)計者因而，片選線的連接是每個設(shè)計者要注意的要注意的重點

41、重點。 根據(jù)對剩余高位地址總線譯碼方案的不同，形根據(jù)對剩余高位地址總線譯碼方案的不同，形成片選信號線的方法成片選信號線的方法有線選法有線選法和和譯碼法譯碼法兩種。兩種。 下面選用下面選用8KB8KB存儲器芯片，分別用線選法和譯存儲器芯片，分別用線選法和譯碼法為某碼法為某8 8位機(jī)（地址總線為位機(jī)（地址總線為1616位）設(shè)計內(nèi)存位）設(shè)計內(nèi)存儲器系統(tǒng)。儲器系統(tǒng)。 在譯碼電路的設(shè)計中，有在譯碼電路的設(shè)計中，有兩種常用兩種常用的譯碼器：的譯碼器：74LS13974LS139和和74LS13874LS138。 74LS13974LS139是具有是具有兩個兩個2-42-4譯碼器譯碼器的集成芯片，的集成芯片

42、，其引腳及邏輯功能如圖其引腳及邏輯功能如圖3.123.12所示所示 G B A低電平輸出引腳0 0 0Y00 0 1Y10 1 0Y20 1 1Y31 x x禁止74LS139的邏輯功能圖1 162 153 144 135 126 117 108 9VCC 2G 2A 2B 2Y0 2Y1 2Y2 2Y3 1G 1A 1B 1Y0 1Y1 1Y2 1Y3 GND 74LS13974LS138是3-8譯碼器C B A低電平輸出引腳1 0 00 0 0Y01 0 00 0 1Y11 0 00 1 0Y21 0 00 1 1Y31 0 01 0 0Y41 0 01 0 1Y51 0 01 1 0Y6

43、1 0 01 1 1Y7其 他x x x禁止B2A21G G G74LS138芯片邏輯功能圖1 162 153 144 135 126 117 108 9VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A B C G2A G2B G1 Y7 GND 線選法 將余下的高位地址線將余下的高位地址線A A1313A A1515分別作為分別作為各個存儲器各個存儲器芯片的芯片的片選控制信號片選控制信號，最多可構(gòu)成，最多可構(gòu)成24KB24KB的存儲系的存儲系統(tǒng)，如圖統(tǒng)，如圖3.143.14所示。所示。 每次每次只能只能選中一片芯片，即選中一片芯片，即CPUCPU尋址時尋址時A A1313A A1515中

44、中有且只能有一位為低電平有且只能有一位為低電平，對應(yīng)的芯片地址分配，對應(yīng)的芯片地址分配如表如表3.33.3所示。所示。 線選法的優(yōu)點是線選法的優(yōu)點是電路簡單電路簡單，無需片選譯碼電路；，無需片選譯碼電路；缺點是存在缺點是存在地址不連續(xù)地址不連續(xù)、CPUCPU的尋址空間的尋址空間利用率低利用率低8KB8KB8KBA12A0A13A14A15圖3.14 線選法的連接示意圖CSCSCS（1）（2）（3）表表3.3 線選法的地址分配表線選法的地址分配表外譯碼（選片）外譯碼（選片）內(nèi)譯碼（選單元）內(nèi)譯碼（選單元）芯片地址范圍芯片地址范圍 A15 A14A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 C000H（1） DFFFH 1 0 10 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 A000H（2） BFFFH 0 1 10 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H（3） 7FFFH 譯碼法 采用譯碼器對采用譯碼器對高位地址總線高位地址總線進(jìn)行