圖騰柱電路解析整理

1、再談圖騰柱驅(qū)動(dòng)電路之一、之二、之三匯總再談圖騰柱驅(qū)動(dòng)電路之一、之二、之三匯總（注：根據(jù) davida 的建議，覺得還是把這個(gè)三個(gè)帖子綜合起來跟方便大家探討。）一、驅(qū)動(dòng)電路之一由于本人最近接觸才 saber，仿真能力有限，本想仿真，但實(shí)在是由于有關(guān) saber的基礎(chǔ)東西還很多不會(huì)呢，所以只能請教大家了1、問：（1）在下面電路中，VCC 的選擇和哪些因素有關(guān)系？VCC 和后級的 mos 管的 Vgs 電壓相等嗎？（2) NPN、PNP 管子的選取的依據(jù)？三極管的電流 Ic 要滿足什么樣的條件才能驅(qū)動(dòng)后端的mos？在下帖http:/ 樓 胡莊主 曾提到“1）首先要確定的是你需要多少的驅(qū)動(dòng)能力？要驅(qū)動(dòng)

2、的負(fù)載（一般可認(rèn)為是功率管）有多少？以 MOSFET 為例，驅(qū)動(dòng)其實(shí)就是對 MOS 的門級電容的充放電，這就要考慮你有幾個(gè) MOS并聯(lián)，門級電容有多大？MOS 的 Rg 有多大，加上驅(qū)動(dòng)回路寄生電感等，其實(shí)就是一個(gè) LRC串聯(lián)回路。2）驅(qū)動(dòng)能力用個(gè)簡化的公式來算就是 I=C*Du/Dt，MOS 的門級電容先確定，再來考慮你準(zhǔn)備要幾 V 的門級電壓，然后就是這個(gè)電壓建立和消除的時(shí)間，也就牽涉到 MOS 的開通關(guān)斷速度，這會(huì)直接影響到功率管的損耗及其它問題，如應(yīng)力等。這幾個(gè)想好了，所要的驅(qū)動(dòng)電流也就出來了。3)得到這個(gè)所要的驅(qū)動(dòng)電流，再考慮上驅(qū)動(dòng)回路的一堆寄生參數(shù)等，也就可以推出你圖騰柱電路需提供

3、多少驅(qū)動(dòng)電流（注意這是個(gè)脈沖電流）。”針對上邊的內(nèi)容我有些疑問：1、MOS 屬于單級型電壓驅(qū)動(dòng)器件，是柵極電壓來控制漏極電流的，如果從表面理解的話，是不是只要保證柵極的電壓達(dá)到 Vgs 就可以？和電流沒有關(guān)系？2、MOS 管的門極電容是怎么確定的？是下圖這些參數(shù)嗎？二、驅(qū)動(dòng)電路之二問：1、圖中的 C18 的作用？二極管 D 是否有必要加？要加的話，起作用？2、R15、R16 加與不加？R15、R16 在一般電路中，是并接在 mos 的 GS 端，起消除 Cgs 累計(jì)電荷的作用，防止 mos 處于開始處于導(dǎo)通或者狀態(tài)不明確的情況。在這里，采用了，脈變驅(qū)動(dòng)。變壓器繞組可以起到放電作用,所以即使不加

4、 GS 電阻,在驅(qū)動(dòng)沒有的情況下,管子也不會(huì)自己導(dǎo)通。請有經(jīng)驗(yàn)的朋友們，說下，在這個(gè)時(shí)候 R15 和 R16 加與不加？影響如何？三、驅(qū)動(dòng)電路之三問：1、各電阻的作用？D1、D2 的作用？2、Q1、Q3 構(gòu)成的圖騰柱與 Q2、Q4 構(gòu)成的圖騰柱，為何相反？為什么用兩級？難道是為了增強(qiáng)驅(qū)動(dòng)能力？Q1、Q3 的選擇和 Q2、Q4 的選擇上是否不同？三幅圖中，第三圖很完整，邏輯關(guān)系比較有意思，很有把玩趣味第二幅圖電路不是很齊全，讓人像猜謎樣猜，說話都得講究個(gè)語境，看電路圖不能就只給瞧某個(gè)單元模塊，管中窺豹啊，樓主在搞非常 6+1 耶第一幅圖畫個(gè)等效電路出來不就明白 VCC 與 Vg 之間的關(guān)系麼，樓

5、主樓主的電路分析有待加強(qiáng)，把模電，電路這兩書來來回回翻看個(gè)五六七八遍，再回過頭來分析這幾幅圖你就有自己的體會(huì)喇第一幅圖，實(shí)際上不經(jīng)過等效電路就知道 VCC 應(yīng)該和 VGS 差不多相等，但是仿真的時(shí)候就不一樣了。還有就是雖然等效電路出來 VCCVGS，但你給出的仿真結(jié)構(gòu)卻不是。你可能沒太注意，通道 A、B 的幅格大小是不一樣的，一個(gè)是 5V/Div，一個(gè)是 2V/Div，實(shí)際上都是 5V，和 V1的大小相等，這個(gè) multisim 仿真我也做過，但結(jié)果和你的一樣，不過現(xiàn)在我知道這個(gè)圖的原因所在了。第二個(gè)圖，實(shí)際上不需要完整的電路圖，只是個(gè)圖騰柱+脈變，只是有些疑問。不過還是很感謝嘿，我貼出的仿真

6、圖是想讓你看：輸出波形（信號）與輸入信號（激勵(lì)源）同步且同相，A、B 幅值不一樣是爲(wèi)了看得清楚些（好區(qū)分），至于輸出幅值，它不僅受 VCC 影響，也受V1 制約，因?yàn)椴⒙?lián)的#￥%*&-（此省略數(shù)十字符）所以，第三幅圖中，D2 的作用就基本明朗了，D1 你再推敲推敲也就差不多了，至于 Q1Q4，你明白它們的邏輯關(guān)系沒有，明白了就知道它們不單是為了增強(qiáng)驅(qū)動(dòng)能力而前后構(gòu)造不一了不過經(jīng)過仿真，實(shí)際上輸出幅值基本上和 VCC 有關(guān)，和輸入 V1 關(guān)系不大我看了，saber 中好像不用設(shè)置吧，因?yàn)榭此哪Ｐ途褪?7.5V 的你看看我的截圖，在仿真中試一下就知道了嘛對第一點(diǎn)中的那個(gè)問題也很感興趣，M

7、OS 驅(qū)動(dòng)應(yīng)該是將驅(qū)動(dòng)電壓加在 GS 兩端，I=Cdu/dt,但是對于驅(qū)動(dòng)端來說，能做的只是提供一個(gè)良好的脈沖波形和足夠的“能力”，至于實(shí)際的驅(qū)動(dòng)電流為多少，是驅(qū)動(dòng)能定的嗎？很疑惑由于本人最近接觸才 saber，仿真能力有限，本想仿真，但實(shí)在是由于有關(guān) saber 的基礎(chǔ)東西還很多不會(huì)呢，所以只能請教大家了1、問：（1）在下面電路中，VCC 的選擇和哪些因素有關(guān)系？VCC 和后級的 mos 管的 Vgs 電壓相等嗎？（2) NPN、PNP 管子的選取的依據(jù)？三極管的電流 Ic 要滿足什么樣的條件才能驅(qū)動(dòng)后端的mos？在下帖http:/ 樓 胡莊主 曾提到“1）首先要確定的是你需要多少的驅(qū)動(dòng)能力

8、？要驅(qū)動(dòng)的負(fù)載（一般可認(rèn)為是功率管）有多少？以 MOSFET 為例，驅(qū)動(dòng)其實(shí)就是對 MOS 的門級電容的充放電，這就要考慮你有幾個(gè) MOS并聯(lián)，門級電容有多大？MOS 的 Rg 有多大，加上驅(qū)動(dòng)回路寄生電感等，其實(shí)就是一個(gè) LRC串聯(lián)回路。2）驅(qū)動(dòng)能力用個(gè)簡化的公式來算就是 I=C*Du/Dt，MOS 的門級電容先確定，再來考慮你準(zhǔn)備要幾 V 的門級電壓，然后就是這個(gè)電壓建立和消除的時(shí)間，也就牽涉到 MOS 的開通關(guān)斷速度，這會(huì)直接影響到功率管的損耗及其它問題，如應(yīng)力等。這幾個(gè)想好了，所要的驅(qū)動(dòng)電流也就出來了。3)得到這個(gè)所要的驅(qū)動(dòng)電流，再考慮上驅(qū)動(dòng)回路的一堆寄生參數(shù)等，也就可以推出你圖騰柱電

9、路需提供多少驅(qū)動(dòng)電流（注意這是個(gè)脈沖電流）?！贬槍ι线叺膬?nèi)容我有些疑問：1、MOS 屬于單級型電壓驅(qū)動(dòng)器件，是柵極電壓來控制漏極電流的，如果從表面理解的話，是不是只要保證柵極的電壓達(dá)到 Vgs 就可以？和電流沒有關(guān)系？2、MOS 管的門極電容是怎么確定的？是下圖這些參數(shù)嗎？1，不同的 NPN,PNP 對管，能提供的驅(qū)動(dòng)電流是不一樣的。2，Ciss=Cgs+CgdCoss=Cds+CgdCrss=Cgd在計(jì)算柵極驅(qū)動(dòng)電流時(shí)，要根據(jù)柵極電荷 Qg 來計(jì)算1）VCC 的選擇與 MOS 管的驅(qū)動(dòng)電壓有關(guān)。驅(qū)動(dòng)電壓比 VCC 低一個(gè) BE 的壓降。（2）三極管的電流要滿足 MOS 管子的驅(qū)動(dòng)速度謝謝！三

10、極管的電流是不是要滿足 Igs ??？還有 MOS 管的技術(shù)指標(biāo)中有 mos 管的驅(qū)動(dòng)速度？三極管的電流怎樣滿足 mos 的驅(qū)動(dòng)速度？有沒有相關(guān)的計(jì)算公式來方便選擇三極管呢？MOS 管是電壓控制不錯(cuò)，但電壓是維持導(dǎo)通的條件，電流確實(shí)決定開啟速度的條件，如果只有電壓電流很小，那么 MOS 管柵極電容充電就比較慢，造成的結(jié)果就是開通速度減慢。那怎么樣選擇我的 NPN 和 PNP 的管子呢1、vcc 的選擇確實(shí)跟 Vgs 有關(guān)；2、圖騰驅(qū)動(dòng)管子的選取依照正常的電壓電流值，及其高頻特性，電流一般都能滿足，因?yàn)楹蠼?mos 需要的電流很小。1、vcc 的選擇確實(shí)跟 Vds 有關(guān)；你這應(yīng)該是筆誤吧，Vgs

11、吧SORRY純屬筆誤我用的圖，是 IGBT 管，P 溝場管更好，內(nèi)阻小，我打算做摩托車穩(wěn)壓器，主要是串聯(lián)在正極上用的下面這張圖，也在電源網(wǎng)找的，回復(fù) 6 帖我用 494 和 P 溝的做串聯(lián)式穩(wěn)壓電源，P 溝的管或者 IGBT 要用 600V 20A 以上的這個(gè)電路看似簡單，其實(shí)用起來要考慮的還比較多，簡單談?wù)剛€(gè)人的看法，先聲明一下，只是隨手總結(jié)，可能有不對或不足之處，1）首先要確定的是你需要多少的驅(qū)動(dòng)能力？要驅(qū)動(dòng)的負(fù)載（一般可認(rèn)為是功率管）有多少？以 MOSFET 為例，驅(qū)動(dòng)其實(shí)就是對 MOS 的門級電容的充放電，這就要考慮你有幾個(gè) MOS 并聯(lián)，門級電容有多大？MOS 的 Rg 有多大，加上

12、驅(qū)動(dòng)回路寄生電感等，其實(shí)就是一個(gè) LRC 串聯(lián)回路。2）驅(qū)動(dòng)能力用個(gè)簡化的公式來算就是 I=C*Du/Dt，MOS 的門級電容先確定，再來考慮你準(zhǔn)備要幾 V 的門級電壓，然后就是這個(gè)電壓建立和消除的時(shí)間，也就牽涉到 MOS 的開通關(guān)斷速度，這會(huì)直接影響到功率管的損耗及其它問題，如應(yīng)力等。這幾個(gè)想好了，所要的驅(qū)動(dòng)電流也就出來了。3)得到這個(gè)所要的驅(qū)動(dòng)電流，再考慮上驅(qū)動(dòng)回路的一堆寄生參數(shù)等，也就可以推出你圖騰柱電路需提供多少驅(qū)動(dòng)電流（注意這是個(gè)脈沖電流）。4）這個(gè)時(shí)候再考慮的就是你 PCB 板 layout 的空間，位置，準(zhǔn)備為這個(gè)電路花多少錢選器件，用 MOS 還是 BJT，綜合考慮，然后就想辦

13、法選器件吧，當(dāng)然還要考慮 IC 的輸出信號和你選的圖騰柱器件（MOS 或 BJT）之間也是個(gè)回路，這會(huì)不會(huì)有問題？5) 另外要考慮的是，這個(gè)圖騰柱能不能徹底關(guān)掉，這就又要考慮 N 在上還是 P在上，正開還是負(fù)開,比如選用 PMOS 做關(guān)斷，關(guān)斷時(shí)圖騰柱輸出會(huì)仍有一個(gè)等于 Vgs 電壓的電壓加在你的負(fù)載 MOS 上，如果這個(gè)電壓高于你的負(fù)載 MOS 門檻的話，-這就意味著你沒關(guān)掉，雖然你前面關(guān)掉了。更痛苦的是，前面和后面的 MOS 門檻電壓 tolerance 都會(huì)非常大，再考慮到溫度系數(shù)，.這要坐下來算算了6）還要重點(diǎn)考慮的是圖騰柱的器件也是要損耗功率的，所以要考慮它的溫度及功耗會(huì)不會(huì)有問題。

14、總之，具體用時(shí)要考慮的問題還真不少，單挑一個(gè)出來都非常簡單，但加到一塊，還真要花點(diǎn)時(shí)間研究計(jì)算一下。因?yàn)槭亲霎a(chǎn)品，所有的規(guī)格參數(shù)，寄生參數(shù)，tolerance，溫度，cost, PCB 空間等等等等，前前后后的一堆問題都得面對，不象寫 paper 或仿真,抓住一點(diǎn)，其它都可考慮為理想狀態(tài)，這樣當(dāng)然很快可以推出理想的結(jié)果。輸出極采用一個(gè)上電阻接一個(gè) NPN 型晶體管的集電極,這個(gè)管子的發(fā)射極接下面管子的集電極同時(shí)輸出;下管的發(fā)射極接地.兩管的基極分別接前級的控制.就是上下兩個(gè)輸出管,從直流角度看是串聯(lián),兩管聯(lián)接處為輸出端.上管導(dǎo)通下管截止輸出高電平,下管導(dǎo)通上管截止輸出低電平,如果電路邏輯可以上

15、下兩管均截止則輸出為高阻態(tài).其實(shí)也是用 NPN 和 PNP 管子的搭配使用，當(dāng)上升沿的時(shí)候 NPN 工作打開，當(dāng)下降沿的時(shí)候PNP 工作關(guān)閉，依次循環(huán)。不就是 OUT 高位時(shí)，上三極管導(dǎo)通，下三極管關(guān)斷，Rgate 接上 Vdrv，MOS 開通，OUT 低位時(shí)，反過來，Rgate 接地，MOS 關(guān)斷。按照你的說法那 mosfet 的驅(qū)動(dòng)信號就是：低電平 0，高電平 Vdrv？可實(shí)際是低電平 0，高電平 Vout。我講的不嚴(yán)謹(jǐn)，只是個(gè)大概意思。實(shí)際應(yīng)該是 VoutVbe，(忽略 Rb 上壓降)，不過 Vbe 在過程中，不是個(gè)定值Rgate 推動(dòng)的可以看作是一個(gè)電容 C，反復(fù)將它充放電。上管：最大

16、充電電流(=Vout-Vbe)/Rgate，這也是三極管的最大電流，它的 Vceo 需要大於Vdrv，功耗最小等於(Vdrv-Vout-Vbe)*充電電流平均值下管：放電，計(jì)算類似。圖騰柱式的驅(qū)動(dòng)方式，一方面增加了驅(qū)動(dòng)能力，另一方面，當(dāng) PWM 的輸出端為低的時(shí)候，下管為 MOS 的結(jié)電容提供放電回路。如此而已，所以此種驅(qū)動(dòng)方式在 MOS 管的驅(qū)動(dòng)上面應(yīng)用比較廣，對了晶體管的驅(qū)動(dòng)而已，沒有任何優(yōu)勢這個(gè)電路看似簡單，其實(shí)用起來要考慮的還比較多，簡單談?wù)剛€(gè)人的看法，先聲明一下，只是隨手總結(jié)，可能有不對或不足之處，1）首先要確定的是你需要多少的驅(qū)動(dòng)能力？要驅(qū)動(dòng)的負(fù)載（一般可認(rèn)為是功率管）有多少？以

17、MOSFET 為例，驅(qū)動(dòng)其實(shí)就是對 MOS 的門級電容的充放電，這就要考慮你有幾個(gè) MOS并聯(lián)，門級電容有多大？MOS 的 Rg 有多大，加上驅(qū)動(dòng)回路寄生電感等，其實(shí)就是一個(gè) LRC串聯(lián)回路。2）驅(qū)動(dòng)能力用個(gè)簡化的公式來算就是 I=C*Du/Dt，MOS 的門級電容先確定，再來考慮你準(zhǔn)備要幾 V 的門級電壓，然后就是這個(gè)電壓建立和消除的時(shí)間，也就牽涉到 MOS 的開通關(guān)斷速度，這會(huì)直接影響到功率管的損耗及其它問題，如應(yīng)力等。這幾個(gè)想好了，所要的驅(qū)動(dòng)電流也就出來了。3)得到這個(gè)所要的驅(qū)動(dòng)電流，再考慮上驅(qū)動(dòng)回路的一堆寄生參數(shù)等，也就可以推出你圖騰柱電路需提供多少驅(qū)動(dòng)電流（注意這是個(gè)脈沖電流）。4）

18、這個(gè)時(shí)候再考慮的就是你 PCB 板 layout 的空間，位置，準(zhǔn)備為這個(gè)電路花多少錢選器件，用 MOS 還是 BJT，綜合考慮，然后就想辦法選器件吧，當(dāng)然還要考慮 IC 的輸出信號和你選的圖騰柱器件（MOS 或 BJT）之間也是個(gè)回路，這會(huì)不會(huì)有問題？5) 另外要考慮的是，這個(gè)圖騰柱能不能徹底關(guān)掉，這就又要考慮 N 在上還是 P 在上，正開還是負(fù)開,比如選用 PMOS 做關(guān)斷，關(guān)斷時(shí)圖騰柱輸出會(huì)仍有一個(gè)等于 Vgs 電壓的電壓加在你的負(fù)載 MOS 上，如果這個(gè)電壓高于你的負(fù)載 MOS 門檻的話，-這就意味著你沒關(guān)掉，雖然你前面關(guān)掉了。更痛苦的是，前面和后面的 MOS 門檻電壓 toleran

19、ce 都會(huì)非常大，再考慮到溫度系數(shù)，.這要坐下來算算了6）還要重點(diǎn)考慮的是圖騰柱的器件也是要損耗功率的，所以要考慮它的溫度及功耗會(huì)不會(huì)有問題?？傊唧w用時(shí)要考慮的問題還真不少，單挑一個(gè)出來都非常簡單，但加到一塊，還真要花點(diǎn)時(shí)間研究計(jì)算一下。因?yàn)槭亲霎a(chǎn)品，所有的規(guī)格參數(shù)，寄生參數(shù)，tolerance，溫度，cost, PCB 空間等等等等，前前后后的一堆問題都得面對，不象寫 paper 或仿真,抓住一點(diǎn)，其它都可考慮為理想狀態(tài)，這樣當(dāng)然很快可以推出理想的結(jié)果。我看到有些文章里算 MOSFET 大的驅(qū)動(dòng)電流，是分 3 個(gè)階段的，用各段的電荷量除以各段的時(shí)間，可以算出 3 個(gè)階段所需要的驅(qū)動(dòng)電流。

20、不知這樣算可以嗎？圖騰柱式驅(qū)動(dòng)比較難理解的是上橋臂的驅(qū)動(dòng)，下橋臂的很好理解的吧！比如 IR2110，搞懂上管的驅(qū)動(dòng)比較重要！newrookies：請問一下上面的那兩個(gè)電壓 Ubias 還有 Udrv 有什么作用。如何設(shè)定它們的值東方：這個(gè)問題提得好！Udrv 是驅(qū)動(dòng)電壓；Ubias 是偏置電壓。如何設(shè)定它們的值？東方：Udrv 是驅(qū)動(dòng)電壓，要保證足夠的電壓驅(qū)動(dòng)后級的 MOS 的管等負(fù)載。當(dāng)然也不能太高。Ubias 是偏置電壓，它必須高于 Udrv 是驅(qū)動(dòng)電壓。否則驅(qū)動(dòng)電壓就會(huì)電壓不足。greendot 說：不就是 OUT 高位時(shí)，上三極管導(dǎo)通，下三極管關(guān)斷，Rgate 接上 Vdrv，MOS開

21、通。kolan 不樂意了：按照你的說法那 mosfet 的驅(qū)動(dòng)信號就是：高電平 Vdrv？可實(shí)際是高電平Vout。greendot 說：我講的不嚴(yán)謹(jǐn)，只是個(gè)大概意思。實(shí)際應(yīng)該是 VoutVbe他們講的誰對？東方：原先是 greendot 說的對，后來想“嚴(yán)謹(jǐn)”一點(diǎn)，搞錯(cuò)了。那 kolan 為什么錯(cuò)呢？東方：就是因?yàn)闆]有考慮 newrookies 的問題：Udrv 有什么作用？newrookies：怪我這個(gè)問題提得太晚了。他們那檔子事還是 2008 年的舊案。想不到幾年后有本網(wǎng)技工為他們翻案。發(fā)個(gè) PSPICE 分析詳細(xì)講解詳細(xì)講解 MOSFETMOSFET 管驅(qū)動(dòng)電路管驅(qū)動(dòng)電路2008-10-

22、14 15:16:51來源:電源網(wǎng)關(guān)鍵字：關(guān)鍵字：MOSFETMOSFET 結(jié)構(gòu)結(jié)構(gòu) 開關(guān)開關(guān) 驅(qū)動(dòng)電路驅(qū)動(dòng)電路在使用 MOS 管設(shè)計(jì)開關(guān)電源或者馬達(dá)驅(qū)動(dòng)電路的時(shí)候，大部分人都會(huì)考慮 MOS的導(dǎo)通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優(yōu)秀的，作為正式的產(chǎn)品設(shè)計(jì)也是不允許的。下面是我對 MOSFET 及 MOSFET 驅(qū)動(dòng)電路基礎(chǔ)的一點(diǎn)總結(jié)，其中參考了一些資料，非全部原創(chuàng)。包括 MOS 管的介紹，特性，驅(qū)動(dòng)以及應(yīng)用電路。1，MOS 管種類和結(jié)構(gòu)MOSFET 管是 FET 的一種（另一種是 JFET），可以被制造成增強(qiáng)型或耗盡型，P溝道或 N

23、 溝道共 4 種類型，但實(shí)際應(yīng)用的只有增強(qiáng)型的 N 溝道 MOS 管和增強(qiáng)型的 P 溝道MOS 管，所以通常提到 NMOS，或者 PMOS 指的就是這兩種。至于為什么不使用耗盡型的 MOS 管，不建議刨根問底。對于這兩種增強(qiáng)型 MOS 管，比較常用的是 NMOS。原因是導(dǎo)通電阻小，且容易制造。所以開關(guān)電源和馬達(dá)驅(qū)動(dòng)的應(yīng)用中，一般都用 NMOS。下面的介紹中，也多以 NMOS 為主。MOS 管的三個(gè)管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產(chǎn)生的。寄生電容的存在使得在設(shè)計(jì)或選擇驅(qū)動(dòng)電路的時(shí)候要麻煩一些，但沒有辦法避免，后邊再詳細(xì)介紹。在 MOS 管原理圖上可以看到，漏極和源極

24、之間有一個(gè)寄生二極管。這個(gè)叫體二極管，在驅(qū)動(dòng)感性負(fù)載（如馬達(dá)），這個(gè)二極管很重要。順便說一句，體二極管只在單個(gè)的 MOS 管中存在，在集成電路芯片內(nèi)部通常是沒有的。2，MOS 管導(dǎo)通特性導(dǎo)通的意思是作為開關(guān)，相當(dāng)于開關(guān)閉合。NMOS 的特性，Vgs 大于一定的值就會(huì)導(dǎo)通，適合用于源極接地時(shí)的情況（低端驅(qū)動(dòng)），只要柵極電壓達(dá)到 4V 或 10V 就可以了。PMOS 的特性，Vgs 小于一定的值就會(huì)導(dǎo)通，適合用于源極接 VCC 時(shí)的情況（高端驅(qū)動(dòng)）。但是，雖然 PMOS 可以很方便地用作高端驅(qū)動(dòng)，但由于導(dǎo)通電阻大，價(jià)格貴，替換種類少等原因，在高端驅(qū)動(dòng)中，通常還是使用 NMOS。3，MOS 開關(guān)管損

25、失不管是 NMOS 還是 PMOS，導(dǎo)通后都有導(dǎo)通電阻存在，這樣電流就會(huì)在這個(gè)電阻上消耗能量，這部分消耗的能量叫做導(dǎo)通損耗。選擇導(dǎo)通電阻小的 MOS 管會(huì)減小導(dǎo)通損耗?，F(xiàn)在的小功率 MOS 管導(dǎo)通電阻一般在幾十毫歐左右，幾毫歐的也有。MOS 在導(dǎo)通和截止的時(shí)候，一定不是在瞬間完成的。MOS 兩端的電壓有一個(gè)下降的過程，流過的電流有一個(gè)上升的過程，在這段時(shí)間內(nèi)，MOS 管的損失是電壓和電流的乘積，叫做開關(guān)損失。通常開關(guān)損失比導(dǎo)通損失大得多，而且開關(guān)頻率越快，損失也越大。導(dǎo)通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開關(guān)時(shí)間，可以減小每次導(dǎo)通時(shí)的損失；降低開關(guān)頻率，可以減小單位時(shí)間內(nèi)的開關(guān)

26、次數(shù)。這兩種辦法都可以減小開關(guān)損失。4，MOS 管驅(qū)動(dòng)跟雙極性晶體管相比，一般認(rèn)為使 MOS 管導(dǎo)通不需要電流，只要 GS 電壓高于一定的值，就可以了。這個(gè)很容易做到，但是，我們還需要速度。在 MOS 管的結(jié)構(gòu)中可以看到，在 GS，GD 之間存在寄生電容，而 MOS 管的驅(qū)動(dòng)，實(shí)際上就是對電容的充放電。對電容的充電需要一個(gè)電流，因?yàn)閷﹄娙莩潆娝查g可以把電容看成短路，所以瞬間電流會(huì)比較大。選擇/設(shè)計(jì) MOS 管驅(qū)動(dòng)時(shí)第一要注意的是可提供瞬間短路電流的大小。第二注意的是，普遍用于高端驅(qū)動(dòng)的 NMOS，導(dǎo)通時(shí)需要是柵極電壓大于源極電壓。而高端驅(qū)動(dòng)的 MOS 管導(dǎo)通時(shí)源極電壓與漏極電壓（VCC）相同，

27、所以這時(shí)柵極電壓要比VCC 大 4V 或 10V。如果在同一個(gè)系統(tǒng)里，要得到比 VCC 大的電壓，就要專門的升壓電路了。很多馬達(dá)驅(qū)動(dòng)器都集成了電荷泵，要注意的是應(yīng)該選擇合適的外接電容，以得到足夠的短路電流去驅(qū)動(dòng) MOS 管。上邊說的 4V 或 10V 是常用的 MOS 管的導(dǎo)通電壓，設(shè)計(jì)時(shí)當(dāng)然需要有一定的余量。而且電壓越高，導(dǎo)通速度越快，導(dǎo)通電阻也越小?，F(xiàn)在也有導(dǎo)通電壓更小的 MOS 管用在不同的領(lǐng)域里，但在 12V 汽車電子系統(tǒng)里，一般 4V 導(dǎo)通就夠用了。MOS 管的驅(qū)動(dòng)電路及其損失，可以參考 Microchip 公司的 AN799 MatchingMOSFET Drivers to MO

28、SFETs。講述得很詳細(xì)，所以不打算多寫了。5，MOS 管應(yīng)用電路MOS 管最顯著的特性是開關(guān)特性好，所以被廣泛應(yīng)用在需要電子開關(guān)的電路中，常見的如開關(guān)電源和馬達(dá)驅(qū)動(dòng)，也有照明調(diào)光。現(xiàn)在的 MOS 驅(qū)動(dòng)，有幾個(gè)特別的需求，1，低壓應(yīng)用當(dāng)使用 5V 電源，這時(shí)候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的 be 有0.7V 左右的壓降，導(dǎo)致實(shí)際最終加在 gate 上的電壓只有 4.3V。這時(shí)候，我們選用標(biāo)稱gate 電壓 4.5V 的 MOS 管就存在一定的風(fēng)險(xiǎn)。同樣的問題也發(fā)生在使用 3V 或者其他低壓電源的場合。2，寬電壓應(yīng)用輸入電壓并不是一個(gè)固定值，它會(huì)隨著時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導(dǎo)致

29、PWM 電路提供給 MOS 管的驅(qū)動(dòng)電壓是不穩(wěn)定的。為了讓 MOS 管在高 gate 電壓下安全，很多 MOS 管內(nèi)置了穩(wěn)壓管強(qiáng)行限制 gate電壓的幅值。在這種情況下，當(dāng)提供的驅(qū)動(dòng)電壓超過穩(wěn)壓管的電壓，就會(huì)引起較大的靜態(tài)功耗。同時(shí)，如果簡單的用電阻分壓的原理降低 gate 電壓，就會(huì)出現(xiàn)輸入電壓比較高的時(shí)候，MOS 管工作良好，而輸入電壓降低的時(shí)候 gate 電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。3，雙電壓應(yīng)用在一些控制電路中，邏輯部分使用典型的 5V 或者 3.3V 數(shù)字電壓，而功率部分使用 12V 甚至更高的電壓。兩個(gè)電壓采用共地方式連接。這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側(cè)

30、能夠有效的控制高壓側(cè)的MOS 管，同時(shí)高壓側(cè)的 MOS 管也同樣會(huì)面對 1 和 2 中提到的問題。在這三種情況下，圖騰柱結(jié)構(gòu)無法滿足輸出要求，而很多現(xiàn)成的 MOS 驅(qū)動(dòng)IC，似乎也沒有包含 gate 電壓限制的結(jié)構(gòu)。于是我設(shè)計(jì)了一個(gè)相對通用的電路來滿足這三種需求。電路圖如下：圖 1 用于 NMOS 的驅(qū)動(dòng)電路圖 2 用于 PMOS 的驅(qū)動(dòng)電路這里我只針對 NMOS 驅(qū)動(dòng)電路做一個(gè)簡單分析：Vl 和 Vh 分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是 Vl 不應(yīng)該超過 Vh。Q1 和 Q2 組成了一個(gè)反置的圖騰柱，用來實(shí)現(xiàn)隔離，同時(shí)確保兩只驅(qū)動(dòng)管 Q3和 Q4 不會(huì)同時(shí)導(dǎo)通。R2 和 R3

31、 提供了 PWM 電壓基準(zhǔn)，通過改變這個(gè)基準(zhǔn)，可以讓電路工作在 PWM 信號波形比較陡直的位置。Q3 和 Q4 用來提供驅(qū)動(dòng)電流，由于導(dǎo)通的時(shí)候，Q3 和 Q4 相對 Vh 和 GND 最低都只有一個(gè) Vce 的壓降，這個(gè)壓降通常只有 0.3V 左右，大大低于 0.7V 的 Vce。R5 和 R6 是反饋電阻，用于對 gate 電壓進(jìn)行采樣，采樣后的電壓通過 Q5 對 Q1和 Q2 的基極產(chǎn)生一個(gè)強(qiáng)烈的負(fù)反饋，從而把 gate 電壓限制在一個(gè)有限的數(shù)值。這個(gè)數(shù)值可以通過 R5 和 R6 來調(diào)節(jié)。最后，R1 提供了對 Q3 和 Q4 的基極電流限制，R4 提供了對 MOS 管的 gate 電流限

32、制，也就是 Q3 和 Q4 的 Ice 的限制。必要的時(shí)候可以在 R4 上面并聯(lián)加速電容。這個(gè)電路提供了如下的特性：1，用低端電壓和 PWM 驅(qū)動(dòng)高端 MOS 管。2，用小幅度的 PWM 信號驅(qū)動(dòng)高 gate 電壓需求的 MOS 管。3，gate 電壓的峰值限制4，輸入和輸出的電流限制5，通過使用合適的電阻，可以達(dá)到很低的功耗。6，PWM 信號反相。NMOS 并不需要這個(gè)特性，可以通過前置一個(gè)反相器來解決。在設(shè)計(jì)便攜式設(shè)備和無線產(chǎn)品時(shí)，提高產(chǎn)品性能、延長電池工作時(shí)間是設(shè)計(jì)人員需要面對的兩個(gè)問題。DC-DC 轉(zhuǎn)換器具有效率高、輸出電流大、靜態(tài)電流小等優(yōu)點(diǎn)，非常適用于為便攜式設(shè)備供電。目前 DC-

33、DC 轉(zhuǎn)換器設(shè)計(jì)技術(shù)發(fā)展主要趨勢有：（1）高頻化技術(shù)：隨著開關(guān)頻率的提高，開關(guān)變換器的體積也隨之減小，功率密度也得到大幅提升，動(dòng)態(tài)響應(yīng)得到改善。小功率 DC-DC 轉(zhuǎn)換器的開關(guān)頻率將上升到兆赫級。（2）低輸出電壓技術(shù)：隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，微處理器和便攜式電子設(shè)備的工作電壓越來越低，這就要求未來的 DC-DC 變換器能夠提供低輸出電壓以適應(yīng)微處理器和便攜式電子設(shè)備的要求。這些技術(shù)的發(fā)展對電源芯片電路的設(shè)計(jì)提出了更高的要求。首先，隨著開關(guān)頻率的不斷提高，對于開關(guān)元件的性能提出了很高的要求，同時(shí)必須具有相應(yīng)的開關(guān)元件驅(qū)動(dòng)電路以保證開關(guān)元件在高達(dá)兆赫級的開關(guān)頻率下正常工作。其次，對于電池供電

34、的便攜式電子設(shè)備來說，電路的工作電壓低（以鋰電池為例，工作電壓 2.53.6V），因此，電源芯片的工作電壓較低。MOS 管具有很低的導(dǎo)通電阻，消耗能量較低，在目前流行的高效 DCDC 芯片中多采用 MOS 管作為功率開關(guān)。但是由于 MOS 管的寄生電容大，一般情況下 NMOS 開關(guān)管的柵極電容高達(dá)幾十皮法。這對于設(shè)計(jì)高工作頻率 DCDC 轉(zhuǎn)換器開關(guān)管驅(qū)動(dòng)電路的設(shè)計(jì)提出了更高的要求。在低電壓 ULSI 設(shè)計(jì)中有多種 CMOS、BiCMOS 采用自舉升壓結(jié)構(gòu)的邏輯電路和作為大容性負(fù)載的驅(qū)動(dòng)電路。這些電路能夠在低于 1V 電壓供電條件下正常工作，并且能夠在負(fù)載電容 12pF 的條件下工作頻率能夠達(dá)到

35、幾十兆甚至上百兆赫茲。本文正是采用了自舉升壓電路，設(shè)計(jì)了一種具有大負(fù)載電容驅(qū)動(dòng)能力的，適合于低電壓、高開關(guān)頻率升壓型 DCDC 轉(zhuǎn)換器的驅(qū)動(dòng)電路。電路基于 Samsung AHP615 BiCMOS 工藝設(shè)計(jì)并經(jīng)過 Hspice 仿真驗(yàn)證，在供電電壓 1.5V ，負(fù)載電容為 60pF 時(shí)，工作頻率能夠達(dá)到 5MHz 以上。自舉升壓電路自舉升壓電路自舉升壓電路的原理圖如圖 1 所示。所謂的自舉升壓原理就是，在輸入端 IN輸入一個(gè)方波信號，利用電容 Cboot 將 A 點(diǎn)電壓抬升至高于 VDD 的電平，這樣就可以在 B端輸出一個(gè)與輸入信號反相，且高電平高于 VDD 的方波信號。具體工作原理如下。當(dāng)

36、 VIN 為高電平時(shí)，NMOS 管 N1 導(dǎo)通，PMOS 管 P1 截止，C 點(diǎn)電位為低電平。同時(shí) N2 導(dǎo)通，P2 的柵極電位為低電平，則 P2 導(dǎo)通。這就使得此時(shí) A 點(diǎn)電位約為 VDD，電容 Cboot 兩端電壓 UCVDD。由于 N3 導(dǎo)通，P4 截止，所以 B 點(diǎn)的電位為低電平。這段時(shí)間稱為預(yù)充電周期。當(dāng) VIN 變?yōu)榈碗娖綍r(shí)，NMOS 管 N1 截止，PMOS 管 P1 導(dǎo)通，C 點(diǎn)電位為高電平，約為 VDD。同時(shí) N2、N3 截止，P3 導(dǎo)通。這使得 P2 的柵極電位升高，P2 截止。此時(shí) A點(diǎn)電位等于 C 點(diǎn)電位加上電容 Cboot 兩端電壓，約為 2VDD。而且 P4 導(dǎo)通，

37、因此 B 點(diǎn)輸出高電平，且高于 VDD。這段時(shí)間稱為自舉升壓周期。實(shí)際上，B 點(diǎn)電位與負(fù)載電容和電容 Cboot 的大小有關(guān)，可以根據(jù)設(shè)計(jì)需要調(diào)整。具體關(guān)系將在介紹電路具體設(shè)計(jì)時(shí)詳細(xì)討論。在圖 2 中給出了輸入端 IN 電位與 A、B兩點(diǎn)電位關(guān)系的示意圖。驅(qū)動(dòng)電路結(jié)構(gòu)驅(qū)動(dòng)電路結(jié)構(gòu)圖 3 中給出了驅(qū)動(dòng)電路的電路圖。驅(qū)動(dòng)電路采用 Totem 輸出結(jié)構(gòu)設(shè)計(jì)，上拉驅(qū)動(dòng)管為 NMOS 管 N4、晶體管 Q1 和 PMOS 管 P5。下拉驅(qū)動(dòng)管為 NMOS 管 N5。圖中 CL 為負(fù)載電容，Cpar 為 B 點(diǎn)的寄生電容。虛線框內(nèi)的電路為自舉升壓電路。本驅(qū)動(dòng)電路的設(shè)計(jì)思想是，利用自舉升壓結(jié)構(gòu)將上拉驅(qū)動(dòng)管

38、N4 的柵極（B點(diǎn)）電位抬升，使得 UBVDD+VTH ，則 NMOS 管 N4 工作在線性區(qū)，使得 VDSN4 大大減小，最終可以實(shí)現(xiàn)驅(qū)動(dòng)輸出高電平達(dá)到 VDD。而在輸出低電平時(shí)，下拉驅(qū)動(dòng)管本身就工作在線性區(qū)，可以保證輸出低電平位 GND。因此無需增加自舉電路也能達(dá)到設(shè)計(jì)要求。考慮到此驅(qū)動(dòng)電路應(yīng)用于升壓型 DCDC 轉(zhuǎn)換器的開關(guān)管驅(qū)動(dòng)，負(fù)載電容 CL 很大，一般能達(dá)到幾十皮法，還需要進(jìn)一步增加輸出電流能力，因此增加了晶體管 Q1 作為上拉驅(qū)動(dòng)管。這樣在輸入端由高電平變?yōu)榈碗娖綍r(shí)，Q1 導(dǎo)通，由 N4、Q1 同時(shí)提供電流，OUT端電位迅速上升，當(dāng) OUT 端電位上升到 VDDVBE 時(shí)，Q1

39、截止，N4 繼續(xù)提供電流對負(fù)載電容充電，直到 OUT 端電壓達(dá)到 VDD。在 OUT 端為高電平期間，A 點(diǎn)電位會(huì)由于電容 Cboot 上的電荷泄漏等原因而下降。這會(huì)使得 B 點(diǎn)電位下降，N4 的導(dǎo)通性下降。同時(shí)由于同樣的原因，OUT 端電位也會(huì)有所下降，使輸出高電平不能保持在 VDD。為了防止這種現(xiàn)象的出現(xiàn)，又增加了 PMOS 管 P5作為上拉驅(qū)動(dòng)管，用來補(bǔ)充 OUT 端 CL 的泄漏電荷，維持 OUT 端在整個(gè)導(dǎo)通周期內(nèi)為高電平。驅(qū)動(dòng)電路的傳輸特性瞬態(tài)響應(yīng)在圖 4 中給出。其中（a）為上升沿瞬態(tài)響應(yīng)，（b）為下降沿瞬態(tài)響應(yīng)。從圖 4 中可以看出，驅(qū)動(dòng)電路上升沿明顯分為了三個(gè)部分，分別對應(yīng)三

40、個(gè)上拉驅(qū)動(dòng)管起主導(dǎo)作用的時(shí)期。1 階段為 Q1、N4 共同作用，輸出電壓迅速抬升，2 階段為 N4 起主導(dǎo)作，使輸出電平達(dá)到 VDD，3 階段為 P5 起主導(dǎo)作用，維持輸出高電平為VDD。而且還可以縮短上升時(shí)間，下降時(shí)間滿足工作頻率在兆赫茲級以上的要求。需要注意的問題及仿真結(jié)果需要注意的問題及仿真結(jié)果電容電容 CbootCboot 的大小的確定的大小的確定Cboot 的最小值可以按照以下方法確定。在預(yù)充電周期內(nèi)，電容 Cboot 上的電荷為 VDDCboot 。在 A 點(diǎn)的寄生電容（計(jì)為 CA）上的電荷為 VDDCA。因此在預(yù)充電周期內(nèi)，A 點(diǎn)的總電荷為Q_A1=V_DDC_boot+V_DD

41、C_A （1）B 點(diǎn)電位為 GND，因此在 B 點(diǎn)的寄生電容 Cpar 上的電荷為 0。在自舉升壓周期，為了使 OUT 端電壓達(dá)到 VDD，B 點(diǎn)電位最低為 VBVDD+Vthn。因此在 B 點(diǎn)的寄生電容 Cpar 上的電荷為Q_B=(V_DD+V_thn)Cpar （2）忽略 MOS 管 P4 源漏兩端壓降，此時(shí) Cboot 上的電荷為 VthnCboot ，A 點(diǎn)寄生電容 CA 的電荷為（VDD+Vthn）CA。A 點(diǎn)的總電荷為QA2=V_thnC_BOOT+(V_DD+V_thn)C_A （3）同時(shí)根據(jù)電荷守恒又有Q_B=Q_A-Q_A2 （4）綜合式（1）（4）可得C_boot=fra

42、cV_DD+V_thnv_DD-v_thnCpar+fracv_thnv_DD-v_thnC_A=fracV_Bv_DD-v_thnCpar+fracV_thnv_DD-v_thnC_A （5）從式（5）中可以看出，Cboot 隨輸入電壓變小而變大，并且隨 B 點(diǎn)電壓 VB 變大而變大。而 B 點(diǎn)電壓直接影響 N4 的導(dǎo)通電阻，也就影響驅(qū)動(dòng)電路的上升時(shí)間。因此在實(shí)際設(shè)計(jì)時(shí)，Cboot 的取值要大于式（5）的計(jì)算結(jié)果，這樣可以提高 B 點(diǎn)電壓，降低 N4 導(dǎo)通電阻，減小驅(qū)動(dòng)電路的上升時(shí)間。P2P2、P4P4 的尺寸問題的尺寸問題將公式（5）重新整理后得：V_B=(V_DD-V_thn)fracC

43、_bootCpar-V_thnfracC_ACpar （6）從式（6）中可以看出在自舉升壓周期內(nèi)， A、B 兩點(diǎn)的寄生電容使得 B 點(diǎn)電位降低。在實(shí)際設(shè)計(jì)時(shí)為了得到合適的 B 點(diǎn)電位，除了增加 Cboot 大小外，要盡量減小A、B 兩點(diǎn)的寄生電容。 在設(shè)計(jì)時(shí)，預(yù)充電 PMOS 管 P2 的尺寸盡可能的取小，以減小寄生電容 CA。而對于 B 點(diǎn)的寄生電容 Cpar 來說，主要是上拉驅(qū)動(dòng)管 N4 的柵極寄生電容，MOS管 P4、N3 的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了 P4 的源漏電壓，因此設(shè)計(jì)時(shí)就要盡量的加大 P4 的寬長比，使其在自舉升壓周期內(nèi)的源漏電壓很小可以忽略。但是

44、P4 的尺寸以不能太大，要保證 P4 的源極寄生電容遠(yuǎn)遠(yuǎn)小于上拉驅(qū)動(dòng)管 N4 的柵極寄生電容。阱電位問題阱電位問題如圖 3 所示，PMOS 器件 P2、P3、P4 的 N-well 連接到了自舉升壓節(jié)點(diǎn) A 上。這樣做的目的是，在自舉升壓周期內(nèi)，防止他們的源/漏-阱結(jié)導(dǎo)通。而且這還可以防止在源/漏-阱正偏時(shí)產(chǎn)生由寄生 SRC 引起的閂鎖現(xiàn)象。上拉驅(qū)動(dòng)管 N4 的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應(yīng)對 N4 的影響。HspiceHspice 仿真驗(yàn)證結(jié)果仿真驗(yàn)證結(jié)果驅(qū)動(dòng)電路基于 Samsung AHP615 BiCMOS 工藝設(shè)計(jì)并經(jīng)過 Hspice 仿真驗(yàn)

45、證。在表 1 中給出了電路在不同工作電壓、不同負(fù)載條件下的上升時(shí)間 tr 和下降時(shí)間 tf 的仿真結(jié)果。在圖 5 中給了電路工作在輸入電壓 1.5V、工作頻率為 5MHz、負(fù)載電容 60pF 條件下的輸出波形。結(jié)合表 1 和圖 5 可以看出，此驅(qū)動(dòng)電路能夠在工作電壓為 1.5V，工作頻率為5MHz，并且負(fù)載電容高達(dá) 60pF 的條件下正常工作。它可以應(yīng)用于低電壓、高工作頻率的DCDC 轉(zhuǎn)換器中作為開關(guān)管的驅(qū)動(dòng)電路。結(jié)論本文采用自舉升壓電路，設(shè)計(jì)了一種 BiCMOS Totem 結(jié)構(gòu)的驅(qū)動(dòng)電路。該電路基于 Samsung AHP615 BiCMOS 工藝設(shè)計(jì)，可在 1.5V 電壓供電條件下正常工

46、作，而且在負(fù)載電容為 60pF 的條件下，工作頻率可達(dá) 5MHz 以上。圖騰柱輸出圖騰柱輸出用的 1150 芯片，驅(qū)動(dòng)電阻小的話低壓不能啟動(dòng)，加大驅(qū)動(dòng)電阻損耗太大，想用用圖騰柱輸出，但是效果不明顯，有人說用圖騰柱效果比較明顯的，是不是我圖騰柱用的不好，以前沒用過，大家?guī)兔纯矗x謝！先問個(gè)題外話：Q1 處有個(gè) R2， Q2 處沒有電阻。出于什么考慮呢？R2 是防止 MOS 開啟的時(shí)候的過沖的，MOS 關(guān)閉的時(shí)候就不用了，跟這個(gè)差不多，（自己想的）慢開快關(guān)？恩，是的R2 可以不要，R1 取個(gè) 500。這樣不就體現(xiàn)不出“快關(guān)”？分享一個(gè)比較經(jīng)典的分享一個(gè)比較經(jīng)典的 MOS 管驅(qū)動(dòng)電路管驅(qū)動(dòng)電路問題

47、提出：現(xiàn)在的 MOS 驅(qū)動(dòng)，有幾個(gè)特別的需求，1，低壓應(yīng)用當(dāng)使用 5V 電源，這時(shí)候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的 be 有 0.7V 左右的壓降，導(dǎo)致實(shí)際最終加在 gate 上的電壓只有 4.3V。這時(shí)候，我們選用標(biāo)稱 gate 電壓 4.5V的 MOS 管就存在一定的風(fēng)險(xiǎn)。同樣的問題也發(fā)生在使用 3V 或者其他低壓電源的場合。2，寬電壓應(yīng)用輸入電壓并不是一個(gè)固定值，它會(huì)隨著時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導(dǎo)致 PWM 電路提供給 MOS 管的驅(qū)動(dòng)電壓是不穩(wěn)定的。為了讓 MOS 管在高 gate 電壓下安全，很多 MOS 管內(nèi)置了穩(wěn)壓管強(qiáng)行限制 gate 電壓的幅值。在這種情況下，當(dāng)提供的驅(qū)動(dòng)電壓超過穩(wěn)壓管的電壓，就會(huì)引起較大的靜態(tài)功耗。同時(shí)，如果簡單的用電阻分壓的原理降低 gate 電壓，就會(huì)出現(xiàn)輸入電壓比較高的時(shí)候，MOS 管工作良好，而輸入電壓降低的時(shí)候 gate 電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。3，雙電壓應(yīng)用在一些控制電路中，邏輯部分使用典型的 5V 或者 3.3V 數(shù)字電壓，而功率部分使用 12V 甚至更高的電壓。兩個(gè)電壓采用共地方式連接。這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的 MOS 管，同時(shí)高壓側(cè)的 MOS 管也同樣會(huì)面對 1 和 2 中提到的問題。在這三種情況下，圖騰柱結(jié)構(gòu)無法滿足輸出要求，而很多現(xiàn)成的