VHDL_設(shè)計(jì)七人表決器

1、FPG廖統(tǒng)設(shè)計(jì)與開發(fā)課程設(shè)計(jì)報(bào)告題目：七人表決器專業(yè)：電子信息工程專業(yè)學(xué)號(hào)：1340820410姓名：楊彪指導(dǎo)老師：聶小燕、實(shí)驗(yàn)?zāi)康?、熟悉VHDL的編程。2、熟悉七人表決器的工作原理。3、進(jìn)一步了解實(shí)驗(yàn)系統(tǒng)的硬件結(jié)構(gòu)二、實(shí)驗(yàn)原理所謂表決器就是對(duì)于一個(gè)行為，由多個(gè)人投票，如果同意的票數(shù)過半，就認(rèn)為此行為可行；否則如果否決的票數(shù)過半，則認(rèn)為此行為無效。七人表決器顧名思義就是由七個(gè)人來投票，當(dāng)同意的票數(shù)大于或者等于4時(shí)，則認(rèn)為同意；反之，當(dāng)否決的票數(shù)大于或者等于4時(shí)，則認(rèn)為不同意。實(shí)驗(yàn)中用7個(gè)撥動(dòng)開關(guān)來表示七個(gè)人，分別用7個(gè)LE/來反應(yīng)每個(gè)人的決定，當(dāng)對(duì)應(yīng)的撥動(dòng)開關(guān)輸入為1'時(shí)，表示此人同

2、意，LEDT點(diǎn)亮；否則若撥動(dòng)開關(guān)輸入為'0；則表示此人反對(duì)，LED丁不亮。表決的結(jié)果也用一個(gè)LEDg示，若表決的結(jié)果為同意，則LED被點(diǎn)亮；否則，如果表決的結(jié)果為反對(duì)，則LED不會(huì)被點(diǎn)亮。同時(shí)，數(shù)碼管上顯示通過的票數(shù)。三、實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)就是利用實(shí)驗(yàn)系統(tǒng)中的撥動(dòng)開關(guān)模塊和LED奠塊以及數(shù)碼管模塊來實(shí)現(xiàn)一個(gè)簡(jiǎn)單的七人表決器的功能。撥動(dòng)開關(guān)模塊中的K1K裱示七個(gè)人，當(dāng)撥動(dòng)開關(guān)輸入為1'時(shí)，表示對(duì)應(yīng)的人投同意票，對(duì)應(yīng)的LED丁亮；否則當(dāng)撥動(dòng)開關(guān)輸入為0'時(shí)，表示對(duì)應(yīng)的人投反對(duì)票，對(duì)應(yīng)的LED丁不亮；LED模塊中LED1表示七人表決的結(jié)果，當(dāng)LED1點(diǎn)亮?xí)r，表示此行為通過表決；否

3、則當(dāng)LED1熄滅時(shí)，表示此行為未通過表決。同時(shí)通過的票數(shù)在數(shù)碼管上顯示出來。四、實(shí)驗(yàn)步驟1、打開QJARTUSI軟件，新建一個(gè)工程。2、建完工程之后，再新建一個(gè)VHDLFile,打開VHDL編輯器對(duì)話框。3、按照實(shí)驗(yàn)原理和自己的想法，在VHDL編輯窗口編寫VHDL程序。4、編寫完VHDL程序后，保存起來，并建立工程。5、對(duì)自己編寫的VHDL程序進(jìn)行編譯并仿真，對(duì)程序的錯(cuò)誤進(jìn)行修改。6、編譯仿真無誤后，依照撥動(dòng)開關(guān)、LED數(shù)碼管與FPGA勺管腳連接表或參照附錄進(jìn)行管腳分配。表1是示例程序的管腳分配表。分配完成后，再進(jìn)行全編譯一次，以使管腳分配生效。7、下載程序到試驗(yàn)箱驗(yàn)證實(shí)驗(yàn)的正確性，觀察現(xiàn)象，

4、對(duì)錯(cuò)誤的地方進(jìn)行改正。表1程序的管腳分配表端口名使用模塊信號(hào)對(duì)應(yīng)FPGA管腳說明CLK時(shí)鐘C13CLR復(fù)位P25低電平后效K1撥動(dòng)開關(guān)K1H8七位投票人的表決器K2撥動(dòng)開關(guān)K2J8K3撥動(dòng)開關(guān)K3J9K4撥動(dòng)開關(guān)K4A4K5撥動(dòng)開關(guān)K5B4K6撥動(dòng)開關(guān)K6A5K7撥動(dòng)開關(guān)K7B5ResultLED模塊LED1G13表決結(jié)果亮為通過LED0LED模塊LED2G15每個(gè)人投票的結(jié)果LED1LED模塊LED3G14LED2LED模塊LED4H12LED3LED模塊LED5H11LED4LED模塊LED6J10LED5LED模塊LED7L9LED6LED模塊LED8H10LEDAG0數(shù)碼管模塊A段F1

5、3表決通過的票數(shù)LEDAG1數(shù)碼管模塊B段F14LEDAG2數(shù)碼管模塊C段F15LEDAG3數(shù)碼管模塊D段E15LEDAG4數(shù)碼管模塊E段F16LEDAG5數(shù)碼管模塊F段F17LEDAG6數(shù)碼管模塊G段E18五、七人表決器VHDLS序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYBJQISPORT(CLK,CLR:INSTD_LOGIC;-CLK為系統(tǒng)時(shí)鐘，CLR為復(fù)位按K:INSTD_LOGIC_VECTOR(6DOWNTO0);-撥動(dòng)開關(guān)輸入表決Result:OUTSTD_LOGIC;

6、-顯示表決是否通過LEDAG,LED:OUTSTD_LOGIC_VECTOR(OWNTO);LEDAG為七段數(shù)碼管,用來顯示同意的人數(shù)；LED為七個(gè)指示燈，END ENTITY BJQ;ARCHITECTURE one OF BJQ ISBEGINPROCESS(K) VARIABLE shu:INTEGER; BEGINIF (CLR='1') THEN一LED<=K;shu:=0; IF CLK'EVENT AND CLK='1' THENIF K(0)='1' THEN shu:=shu+1;END IF;IF K(1)=&#

7、39;1' THEN shu:=shu+1;END IF;IF K(2)='1' THEN shu:=shu+1;END IF;IF K(3)='1' THEN shu:=shu+1;END IF;IF K(4)='1' THEN shu:=shu+1;END IF;IF K(5)='1' THEN shu:=shu+1;END IF;IF K(6)='1' THEN shu:=shu+1;END IF;用來指示投票人的個(gè)人投票結(jié)果。定義變量shu來統(tǒng)計(jì)同意的個(gè)數(shù)不復(fù)位，即正常工作將指示燈和投票人對(duì)應(yīng)，即記

8、名投票CASEshuiS-指示燈顯示投票結(jié)果，數(shù)碼管顯示同意人數(shù)WHEN0=>Result<='0'LEDAG<="011111T'LED<=K;WHEN1=>Result<='0'LEDAG<="0000110”;LED<=K;WHEN2=>Result<='0'LEDAG<="101101T'LED<=K;WHEN3=>Result<='0'LEDAG<="100111T'L

9、ED<=K;WHEN4=>Result<='1'LEDAG<="1100110”;LED<=K;WHEN5=>Result<='1'LEDAG<="1101101”;LED<=K;WHEN6=>Result<='1'LEDAG<="1111101”;LED<=K;WHEN7=>Result<='1'LEDAG<="010011T'LED<=K;WHENothers=>Resul

10、t<='0'LEDAG<="0000000”;LED<=K;ENDCASE;ENDIF;ELSE-啟動(dòng)復(fù)位功能，同時(shí)復(fù)位指示燈和數(shù)碼管Result<='0'LEDAG<="0111111”;LED<="0000000”;ENDIF;ENDPROCESS;ENDARCHITECTUREone;六、對(duì)VHDL程序進(jìn)行編譯仿真的圖形5c 口 m JjRiilaE?Efe舊向4722 k R - _T"L"rL_rLTLrLnLrL_L_rL_rLrLrLnLri_rL_rL_rLrL_rmQI 1D 1 -府 府-廣丁 ,1片廠而可，河而iyFjil ：jT可方 刀誦:"T ：而7飛產(chǎn)寸鵬仆而二1|1所：干市,河-卞：而 丁 丁;TI-獷可g lid 皿破m山印0155工“：陶川亞】聯(lián)門心期, icc?嘉-m眼川:頑帆u如而pyiuuiu ;加IT；畫®:方u物機(jī)廠匚口以i七、管腳分配表八、實(shí)驗(yàn)結(jié)果與現(xiàn)象當(dāng)