第七章半導(dǎo)體存儲(chǔ)器與可編程器件

1、7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器( ROM )第七章 半導(dǎo)體存儲(chǔ)器7.1 概述概述7.3 隨機(jī)存取存儲(chǔ)（隨機(jī)存取存儲(chǔ)（RAM)）7.4 RAM的擴(kuò)展的擴(kuò)展7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù) 存儲(chǔ)器是用來存儲(chǔ)器是用來存儲(chǔ)大量二值數(shù)字信息存儲(chǔ)大量二值數(shù)字信息的大規(guī)模集成電的大規(guī)模集成電路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重要部件。它實(shí)際路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重要部件。它實(shí)際上是將大量存儲(chǔ)器按一定規(guī)律結(jié)合起來的整體，可以上是將大量存儲(chǔ)器按一定規(guī)律結(jié)合起來的整體，可以被比喻為一個(gè)由許多房間組成的大旅館。每個(gè)房間有被比喻為一個(gè)由許多房間組成的大旅館。每個(gè)房間有一個(gè)號碼一個(gè)號碼 （地址

2、碼（地址碼 ），每個(gè)房間內(nèi)有一定內(nèi)容），每個(gè)房間內(nèi)有一定內(nèi)容（一個(gè)二進(jìn)制數(shù)碼，又稱為一個(gè)（一個(gè)二進(jìn)制數(shù)碼，又稱為一個(gè)“字字” ）。）。！單元數(shù)龐大！輸入/輸出引腳數(shù)目有限分類1、從存/取功能分：只讀存儲(chǔ)ROM(Read-Only-Memory）隨機(jī)讀/寫RAM（Random-Access-Memory）2、從工藝分：雙極型MOS型EPROMROMROM可擦除的可編程可編程掩模RAMRAM動(dòng)態(tài)靜態(tài) 只讀存儲(chǔ)器在工作時(shí)其存儲(chǔ)內(nèi)容是固定不變的，只讀存儲(chǔ)器在工作時(shí)其存儲(chǔ)內(nèi)容是固定不變的，因此，因此，只能讀出，不能隨時(shí)寫入只能讀出，不能隨時(shí)寫入，所以稱為只讀，所以稱為只讀存儲(chǔ)器。存儲(chǔ)器。Read Onl

3、y Memory. 按器件類型分按器件類型分二極管二極管ROM雙極型三極管雙極型三極管ROMMOS管管ROM 按數(shù)據(jù)的寫入方式按數(shù)據(jù)的寫入方式固定固定可編程可編程PROM可擦可編程可擦可編程EPROM7.2 7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器( ROM )( ROM )7.2.1 掩模ROM一、結(jié)構(gòu) 包含包含地址譯碼器地址譯碼器存儲(chǔ)單元矩陣存儲(chǔ)單元矩陣輸出緩沖器輸出緩沖器二、二極管二極管ROM的結(jié)構(gòu)的結(jié)構(gòu)地 址數(shù) 據(jù)A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)D0Dm存儲(chǔ)矩陣的每個(gè)交叉點(diǎn)是一個(gè)“存儲(chǔ)單元”，存儲(chǔ)單元中有器件存入“1”，無器件存

4、入“0” 存儲(chǔ)器的容量：“字?jǐn)?shù) x 位數(shù)” 輸出緩沖器輸出緩沖器 提高存儲(chǔ)器的帶負(fù)載能力，并使輸出電平與TTL電路的邏輯電平兼容。輸出緩沖器輸出緩沖器 掩模ROM的特點(diǎn)：出廠時(shí)已經(jīng)固定，不能更改，適合大量生產(chǎn)簡單，便宜，非易失性7.2.2 可編程ROM（PROM）總體結(jié)構(gòu)與掩模ROM一樣，但存儲(chǔ)單元不同寫是一次性編程，不能改！編程時(shí)將不用的熔斷有出廠時(shí)，每個(gè)結(jié)點(diǎn)上都熔絲由易熔合金制成7.2.2 可編程ROM（PROM）總體結(jié)構(gòu)與掩模ROM一樣，但存儲(chǔ)單元不同寫入時(shí)，要使用編程器7.2.3 可擦除的可編程ROM（EPROM）總體結(jié)構(gòu)與掩模ROM一樣，但存儲(chǔ)單元不同一、用紫外線擦除的PROM（UV

5、EPROM）管疊柵注入MOSMOSInjuctiongateStackedSIMOS)(浮置柵控制柵:fcGG通處正常邏輯高電平下導(dǎo)上未充負(fù)電荷，則若導(dǎo)通處正常邏輯高電平下不上充以負(fù)電荷，則若工作原理：cfcfGGGG年）光燈下分鐘（陽光下一周，熒紫外線照射空穴對，提供泄放通道生電子“擦除”：通過照射產(chǎn)形成注入電荷到達(dá)吸引高速電子穿過寬的正脈沖，上加同時(shí)在發(fā)生雪崩擊穿）間加高壓（“寫入”：雪崩注入33020502525202,fcGSiOmsVGVSD二、電可擦除的可編程ROM（E2PROM）總體結(jié)構(gòu)與掩模ROM一樣，但存儲(chǔ)單元不同)(管浮柵隧道氧化層采用點(diǎn)擦除慢，操作不便的缺為克服MOSFL

6、OTOXUVEPROM“隧道效應(yīng)”電子會(huì)穿越隧道）當(dāng)場強(qiáng)達(dá)到一定大?。ê穸戎g有小的隧道區(qū)，與,/ cmVmSiODGf78210102導(dǎo)通）下，電壓（未充電荷時(shí)，正常讀出截止）下，電壓（充電荷后，正常讀出工作原理：TVGTVGGCCf33fjCiGBmsVGW電子隧道區(qū)接的正脈沖，加充電：01020 ,上電荷經(jīng)隧道區(qū)放電加正脈沖，接放電：fjiCGBWG,0三、快閃存儲(chǔ)器（Flash Memory）為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）（隧道區(qū)）區(qū)有極小的重疊區(qū)與）更?。ㄅc襯底間SGnmOSGfif15102的正脈沖，加接），加正壓（，充電利用雪崩注入方式向工作

7、原理：usVGVVSDGcssf101206*上電荷經(jīng)隧道區(qū)放電的正脈沖加放電，利用隧道效應(yīng)fsscfGnsVVGG100120,7.3 隨機(jī)存儲(chǔ)器RAM 讀寫存儲(chǔ)器又稱隨機(jī)存儲(chǔ)器。讀寫存儲(chǔ)器又稱隨機(jī)存儲(chǔ)器。 讀寫存儲(chǔ)器的特點(diǎn)是：在工作過程中，既可從存儲(chǔ)讀寫存儲(chǔ)器的特點(diǎn)是：在工作過程中，既可從存儲(chǔ)器的任意單元讀出信息，又可以把外界信息寫入任意器的任意單元讀出信息，又可以把外界信息寫入任意單元，因此它被稱為隨機(jī)存儲(chǔ)器，簡稱單元，因此它被稱為隨機(jī)存儲(chǔ)器，簡稱 RAM 。Random Access Memory. RAM 按功能可分為按功能可分為 靜態(tài)、動(dòng)態(tài)兩類；靜態(tài)、動(dòng)態(tài)兩類； RAM 按所用器件

8、又可分為雙極型和按所用器件又可分為雙極型和 MOS型兩種。型兩種。讀讀/寫方便，使用靈活。但也存在易失性的缺點(diǎn)。寫方便，使用靈活。但也存在易失性的缺點(diǎn)。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）一、結(jié)構(gòu)與工作原理/1R W /0R W 存儲(chǔ)矩陣存儲(chǔ)矩陣 每個(gè)存儲(chǔ)單元能存儲(chǔ)一位二值數(shù)據(jù)。每個(gè)存儲(chǔ)單元能存儲(chǔ)一位二值數(shù)據(jù)。地址譯碼器地址譯碼器 對應(yīng)字線對應(yīng)字線讀寫控制電路讀寫控制電路 ：讀：讀 ， ：寫：寫 導(dǎo)線數(shù)目等于并行輸入導(dǎo)線數(shù)目等于并行輸入/輸出數(shù)據(jù)的位數(shù)。輸出數(shù)據(jù)的位數(shù)。片選輸入端片選輸入端CS ：工作：工作 ：高阻：高阻 1CS 0CS 10244位位RAM（2114）的結(jié)構(gòu)框圖）的結(jié)構(gòu)框圖

9、 且且 ：讀：讀 且且 ：寫：寫0,0,CSCS/1/0R WR W讀出或?qū)懭霑r(shí)間約為：讀出或?qū)懭霑r(shí)間約為：0.10.25 s : 高阻高阻1CS 二、SRAM的存儲(chǔ)單元作存儲(chǔ)單元觸發(fā)器，為基本RSTT41相通、與、導(dǎo)通，行中被選中，時(shí)，能在jjiBBQQTTX6511,單元與緩沖器相連列第行第導(dǎo)通，這時(shí)時(shí)，所在列被選中，jiTTYj871,，讀操作截止，與導(dǎo)通，則若時(shí)，當(dāng)OIQAAAWRSC32110,，寫操作導(dǎo)通，與截止，則若QOIAAAWR3210,六管N溝道增強(qiáng)型MOS管7.3.2* 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）動(dòng)態(tài)存儲(chǔ)單元是利用MOS管柵極電容可以存儲(chǔ)電荷的原理7.4 存儲(chǔ)器容量的擴(kuò)展

10、7.4.1 位擴(kuò)展方式適用于每片RAM,ROM字?jǐn)?shù)夠用而位數(shù)不夠時(shí)接法：將各片的地址線、讀寫線、片選線并聯(lián)即可7.4.2 字?jǐn)U展方式適用于每片RAM,ROM位數(shù)夠用而字?jǐn)?shù)不夠時(shí)SCWRAAOIOI片選信號：寫信號：讀地址線：數(shù)據(jù)線：/70701024 x 8RAM70OIOI.9870AAAA,.WRWRAAAAOIOI寫信號：讀地址線：數(shù)據(jù)線：/987070,):(110025625670A個(gè)地址個(gè)字，需要每一片提供SCYYAAAA分別接四片的譯成即將兩位代碼區(qū)分四片用,308989102376876751251125625501110010007070707,AAAAAAAA四片的地址分配

11、就是：00011101101110110111111089AA4321SCSCSCSC1110010029292929AAAAAAAA,四片的地址分配就是：00011101101110110111111001AA4321SCSCSCSC01AA912AAA舉例：分析下面電路功能舉例：分析書上作業(yè)14題7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理從ROM的數(shù)據(jù)表可見：若以地址線為輸入變量，則數(shù)據(jù)線即為一組關(guān)于地址變量的邏輯函數(shù)地 址數(shù) 據(jù)A1A0D3D2D1D0000101011011100100111110二、舉例ABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAYROM

12、4321產(chǎn)生：用),(),(),(),(15214414107676324321mYmYmYmY例：寫出D3D0的邏輯函數(shù)表達(dá)式例 用164 ROM實(shí)現(xiàn)下面邏輯函數(shù)ABCDDBCAYDCBADCABYBCDADBCYCBBCAYROM4321產(chǎn)生：用例 用164 ROM實(shí)現(xiàn)下面邏輯函數(shù)ABBCAYCBACABYBCABCYCBBCAYROM4321產(chǎn)生：用例 用84 ROM實(shí)現(xiàn)下面電路A B C 三信號排序通過電路，每次只能有一個(gè)信號通過，優(yōu)先級順序是ABC ，寫出ABC是否通過的邏輯函數(shù)，并用84 ROM實(shí)現(xiàn)例 用84 ROM實(shí)現(xiàn)下面電路X為3位2進(jìn)制輸入，當(dāng)X 5 時(shí)，Y0；2X 5時(shí)，Y

13、X2；X 2時(shí),Y=X+1;用84ROM實(shí)現(xiàn)該邏輯函數(shù)本章說明本章說明: 教材內(nèi)容大多是供今后繼續(xù)電路內(nèi)部研究用的，教材內(nèi)容大多是供今后繼續(xù)電路內(nèi)部研究用的，使用時(shí)可查手冊使用時(shí)可查手冊, , 本課程不重點(diǎn)考察。希望同本課程不重點(diǎn)考察。希望同學(xué)重點(diǎn)搞清楚下列內(nèi)容：學(xué)重點(diǎn)搞清楚下列內(nèi)容： 用用ROMROM實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù) 地址和數(shù)據(jù)的存儲(chǔ)對應(yīng)關(guān)系地址和數(shù)據(jù)的存儲(chǔ)對應(yīng)關(guān)系 概念概念單元位、字、字節(jié)、存儲(chǔ)容量；單元位、字、字節(jié)、存儲(chǔ)容量； 字?jǐn)U展、位擴(kuò)展字?jǐn)U展、位擴(kuò)展 7.6 可編程邏輯器件概述一、PLD的基本特點(diǎn)1. 數(shù)字集成電路從功能上有分為通用型、專用型兩大類2. PLD的特點(diǎn)：是一種

14、按通用器件來生產(chǎn)，但邏輯功能是由用戶通過對器件編程來設(shè)定的數(shù)字系統(tǒng)二、PLD的發(fā)展和分類PROM是最早的PLDPAL 可編程邏輯陣列FPLA 現(xiàn)場可編程陣列邏輯GAL 通用陣列邏輯EPLD 可擦除的可編程邏輯器件FPGA 現(xiàn)場可編程門陣列ISP-PLD 在系統(tǒng)可編程的PLD三、LSI中用的邏輯圖符號7.7 現(xiàn)場可編程邏輯陣列 FPLA組合電路和時(shí)序電路結(jié)構(gòu)的通用形式A0An-1W0W(2n-1)D0Dm組合電路和時(shí)序電路結(jié)構(gòu)的通用形式可可編編程程的的“或或”陣陣列列可可編編程程的的“與與”陣陣列列 7.8 PAL（Programmable Array Logic）7.8.1 PAL的基本電路結(jié)

15、構(gòu)一、基本結(jié)構(gòu)形式可編程“與”陣列 +固定“或”陣列 +輸出電路最簡單的形式為：二、編程單元出廠時(shí)，所有的交叉點(diǎn)均有熔絲7.8.2 PAL的輸出電路結(jié)構(gòu)和反饋形式一. 專用輸出結(jié)構(gòu)用途：產(chǎn)生組合邏輯電路用途：產(chǎn)生組合邏輯電路二. 可編程輸入/輸出結(jié)構(gòu)用途：組合邏輯電路，用途：組合邏輯電路，有三態(tài)控制可實(shí)現(xiàn)總線連接有三態(tài)控制可實(shí)現(xiàn)總線連接可將輸出作輸入用可將輸出作輸入用三. 寄存器輸出結(jié)構(gòu)用途：產(chǎn)生時(shí)序邏輯電路用途：產(chǎn)生時(shí)序邏輯電路四. 異或輸出結(jié)構(gòu)時(shí)序邏輯電路時(shí)序邏輯電路還可便于對還可便于對“與與- -或或”輸出求反輸出求反五. 運(yùn)算反饋結(jié)構(gòu)時(shí)序邏輯電路時(shí)序邏輯電路可產(chǎn)生可產(chǎn)生A、B的十六種算

16、術(shù)、邏輯運(yùn)算的十六種算術(shù)、邏輯運(yùn)算7.9 通用邏輯陣列 GAL7.9.1 電路結(jié)構(gòu)形式可編程“與”陣列 + 固定“或”陣列 + 可編程輸出電路OLMC編程單元采用E2CMOS 可改寫GAL16V87.9.2 OLMC數(shù)據(jù)選擇器7.9.3 GAL的輸入和輸出特性GAL是一種較為理想的高輸入阻抗器件7.10 可擦除的可編程邏輯陣列EPLD一、結(jié)構(gòu)特點(diǎn)相當(dāng)于“與-或”陣列（PAL） + OLMC二、采用EPROM工藝 集成度提高 7.11 現(xiàn)場可編程門陣列FPGA一、基本結(jié)構(gòu)1. IOB2. CLB3. 互連資源4. SRAM1. IOB可以設(shè)置為輸入可以設(shè)置為輸入/ /輸出；輸出；輸入時(shí)可設(shè)置為：

17、同步（經(jīng)觸發(fā)器）輸入時(shí)可設(shè)置為：同步（經(jīng)觸發(fā)器） 異步（不經(jīng)觸發(fā)器）異步（不經(jīng)觸發(fā)器）2. CLB本身包含了組合電路和觸發(fā)器，可構(gòu)成小的時(shí)序電路本身包含了組合電路和觸發(fā)器，可構(gòu)成小的時(shí)序電路將許多將許多CLB組合起來，可形成大系統(tǒng)組合起來，可形成大系統(tǒng)3. 互連資源4. SRAM分布式每一位觸發(fā)器控制一個(gè)編程點(diǎn)二、編程數(shù)據(jù)的裝載數(shù)據(jù)可先放在數(shù)據(jù)可先放在EPROM或或PC機(jī)中機(jī)中通電后，自行啟動(dòng)通電后，自行啟動(dòng)FPGA內(nèi)部的一內(nèi)部的一個(gè)時(shí)序控制邏輯電路，將在個(gè)時(shí)序控制邏輯電路，將在EPROM中存放的數(shù)據(jù)讀入中存放的數(shù)據(jù)讀入FPGA的的SRAM中中“裝載裝載”結(jié)束后，進(jìn)入編程設(shè)定的結(jié)束后，進(jìn)入編程設(shè)定的工作狀態(tài)工作狀態(tài)！每次停電后，SRAM中數(shù)據(jù)消失下次工作仍需重新裝載7.12 在系統(tǒng)可編程通用數(shù)字