同步時序電路

1、一個電路在任何時刻的穩(wěn)定輸出不僅與該時刻電路的輸入信號有關(guān)，而且與該電路過去的輸入有關(guān)，這樣的電路稱為時序電路。時序電路由組合電路和存儲(記憶)器件及反饋回路三部分組成，見下圖(b)x1z1組合電路存儲器件xnzmyry1Y1Yl(b)組合電路x1xnz1zm(a)x1 xn：時序電路的輸入或外部輸入；z1 zm：時序電路的輸出或外部輸出；y1 yr：時序電路的狀態(tài)或內(nèi)部輸入；Y1 Yl：時序電路的激勵或內(nèi)部輸出；狀態(tài)狀態(tài)：過去的輸入已不存在，但可以通過存儲器件把它們記錄下來，稱之為狀態(tài)。記錄下來的信息可能和過去的輸入完全一樣，也可能是經(jīng)過了組合電路加工處理后的結(jié)果。我們把某一時刻之前的狀態(tài)稱

2、為現(xiàn)態(tài)，把這一時刻之后的狀態(tài)稱為次態(tài)，現(xiàn)態(tài)和次態(tài)是一個相對的概念，分別用y(n)(或y)和y(n+1)表示。時序電路的邏輯函數(shù)由3組方程組成：Zi= fi (x1,， xn ; y1,， yr ) , i=1, , mYj= gj (x1,， xn ; y1,， yr ) , j=1, , ly(n+1)= hk (y1,， yr ; Y1,， Yr ) , k=1, , r兩種時序電路類型見下圖：(a) 同步時序電路x1z1組合電路存儲器件或延時器件xnzmyry1Y1Yl(b) 異步時序電路x1z1組合電路存儲器件xnzmyry1Y1Yl時鐘時序電路輸入信號的波形圖：時鐘脈沖(CP)同步脈

3、沖01111100異步脈沖11111000同步電平01111100異步電平10000111狀態(tài)表與狀態(tài)圖是用來表示同步時序電路的輸入、輸出、現(xiàn)態(tài)、次態(tài)之間轉(zhuǎn)移關(guān)系的兩種常用工具。如果同步時序電路的輸出是輸入和現(xiàn)態(tài)的函數(shù)，即Zi= fi (x1,， xn ; y1,， yr ) , i=1, , m ，則稱該電路為Mealy型電路。Mealy 型電路狀態(tài)表現(xiàn)態(tài)次態(tài) / 輸出輸入xyy(n+1)/Z該表表明：處在狀態(tài)y的同步時序電路，當(dāng)輸入為x時，輸出為z，且在時鐘脈沖作用下，電路進(jìn)入次態(tài)y(n+1)。某Mealy 型電路狀態(tài)表現(xiàn) 態(tài)次態(tài) / 輸出(y(n+1)/Z)x = 0yA / 0A /

4、0B / 0 x = 1B / 0C / 0A / 1ABC狀態(tài)圖是一種反映同步時序電路狀態(tài)轉(zhuǎn)移規(guī)律和輸入、輸出取值關(guān)系的有向圖。yx/zy(n+1)Mealy型電路狀態(tài)圖某Mealy型電路狀態(tài)圖ACB0/01/00/00/01/01/1如果同步時序電路的輸出僅是現(xiàn)態(tài)的函數(shù), 即Zi= fi (y1, yr ) , i=1, , m , 則稱電路為Morre型電路。Moore 型電路狀態(tài)表現(xiàn) 態(tài)次 態(tài)輸入xyy(n+1)Z輸 出該表表明：當(dāng)電路處于狀態(tài)y時，輸出為z，若輸入為x，則在時鐘脈沖作用下，電路進(jìn)入次態(tài)y(n+1)。某Moore 型電路狀態(tài)表現(xiàn) 態(tài)次 態(tài) y(n+1)x = 0yCBB

5、x = 1ABC輸 出ZBCA010Moore型電路狀態(tài)圖某Moore型電路狀態(tài)圖y/zxy(n+1)ZC/0A/0B/1010110觸發(fā)器是一種存儲元件，在電路中用來記憶電路過去的輸入情況。一個觸發(fā)器具有兩種穩(wěn)定的狀態(tài),一個稱之為 0狀態(tài)，另一種稱之為1狀態(tài)。在任何時刻,觸發(fā)器只處于一個穩(wěn)定狀態(tài),當(dāng)觸發(fā)脈沖作用時,觸發(fā)器可以從一種狀態(tài)翻轉(zhuǎn)到另一種狀態(tài)。常用的觸發(fā)器有RS觸發(fā)器, D觸發(fā)器J K觸發(fā)器和T觸發(fā)器。基本RS觸發(fā)器可 由兩個與非門交叉耦合組成，其邏輯圖和邏輯符號如下：&G1RQG2SQ011100QRSQ基本RS觸發(fā)器的輸入與狀態(tài)之間的邏輯關(guān)系可用觸發(fā)器的功能表來描述。R

6、SQ(n+1)功能說明0 00 11 01 1d 0 1Q不定置 0置 1不變基本RS觸發(fā)器功能表基本RS觸發(fā)器的次態(tài)方程為：Q(n+1)SRQ其約束條件為：R+S=1基本RS觸發(fā)器的一個重要特性：如果連續(xù)出現(xiàn)多個置0或置1信號，只有第一個置0或置1信號起作用。利用這一特性可消除機械開關(guān)的觸點抖動。基本RS觸發(fā)器也可由或非門組成。在數(shù)字系統(tǒng)中，通常要求觸發(fā)器按一定的時間節(jié)拍動作，即讓輸入信號的作用受到時鐘脈沖的控制，為此出現(xiàn)了帶時鐘控制的RS觸發(fā)器，其邏輯圖和邏輯符號如下：&G1RQG2SQ&CPG3G4QRSQCP110101100當(dāng)CP為0時，不論R，S為何值，觸發(fā)器的狀態(tài)

7、保持不變；當(dāng)CP為1時，觸發(fā)器的狀態(tài)取取決于R和S，工作原理與RS觸發(fā)器相同。鐘控觸發(fā)器的功能表和狀態(tài)表如下：R SQ(n+1)功能說明0 00 11 01 1Q 1 0d不變置 1置 0不定鐘控RS觸發(fā)器功能表現(xiàn) 態(tài)Q次 態(tài) Q(n+1)0 1010111dd00RS=001 11 0鐘控RS觸發(fā)器狀態(tài)表鐘控RS觸發(fā)器的狀態(tài)方程為：Q(n+1)SRQRS = 0 (約束條件)0100, 1000, 01RS0110鐘控RS觸發(fā)器存在次態(tài)不能確定和空翻兩個問題。JK觸發(fā)器有兩個輸入端，即克服了RS觸發(fā)器的約束問題，使用上又比D觸發(fā)器靈活。其邏輯圖與邏輯符號如下：QQJKC0111Q1100Q1

8、Q(n+1)=0Q011111001100&G1KQG2JQ&CPG3G4Q(n+1)=1Q0當(dāng)CP0時，JK觸發(fā)器的狀態(tài)保持不變；當(dāng)CP1時， 若J=K=0, 則G3=G4=1, 觸發(fā)器保持原狀態(tài)； 若J=1, K=0, 則G3=1, G4=Q, 使觸發(fā)器置1； 若J=0, K=1, 則G3=Q, G4=1, 使觸發(fā)器置0； 若J=K=1, 則G3=Q, G4=Q, 使觸發(fā)器翻轉(zhuǎn)；JK觸發(fā)器功能表和狀態(tài)表如下：JK觸發(fā)器功能表QQ(n+1)0 10101001011JK=001 11 0JK觸發(fā)器狀態(tài)表J KQ(n+1)功能說明0 00 11 01 1Q 0 1Q不變置 0置

9、 1翻轉(zhuǎn)JK觸發(fā)器的次態(tài)方程為：Q(n+1)JQKQ狀態(tài)圖為：0100, 01JK10, 1101, 1100, 10為防止空翻，實際數(shù)字電路中使用的JK觸發(fā)器是主從式集成JK觸發(fā)器，它使用前沿采樣，后沿定局的方式，無空翻，功能較全，使用靈活。11如果使鐘控RS觸發(fā)器的R和S端始終處于互補狀態(tài), 則可消去次態(tài)不能確定的問題, 這就形成了所謂的D觸發(fā)器, 其邏輯圖的邏輯符號如下:QQCD001110011101100&G1(R)QG2DQ&CPG3G4(S)當(dāng)CP=0時，D觸發(fā)器的狀態(tài)不變；當(dāng)CP=1時，D觸發(fā)器的狀態(tài)取決于D。D觸發(fā)器的功能表和狀態(tài)表如下：DQ(n+1)0101

10、QQ(n+1)010011D0D1D觸發(fā)器功能表D觸發(fā)器狀態(tài)表D觸發(fā)器的次態(tài)方程為：Q(n+1)D狀態(tài)圖為：0101D10D觸發(fā)器結(jié)構(gòu)簡單, 但仍然存在空翻現(xiàn)象。實際使用的D觸發(fā)器是一種維持阻塞型D觸發(fā)器, 可以防止空翻的發(fā)生。由于D觸發(fā)器只有一個輸入端, 在某些情況下使用感到不便。T觸發(fā)器實際上是JK觸發(fā)器的一種特殊形式。如果把JK觸發(fā)器的JK端連在一起就形成了T觸發(fā)器。因此T觸發(fā)器的次態(tài)方程為：Q(n+1)TQTQ其功能表和狀態(tài)表是JK觸發(fā)器功能表和狀態(tài)表的一部分。T觸發(fā)器又稱計數(shù)觸發(fā)器。（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性

11、方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個方程相等的原則求出轉(zhuǎn)換邏輯。（4）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。利用令已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉(zhuǎn)換邏輯。JK觸發(fā)器觸發(fā)器D觸發(fā)器觸發(fā)器1J C11KDQQ1CP寫出D觸發(fā)器的特性方程，并進(jìn)行變換，使之形式與JK觸發(fā)器的特性方程一致：nnnnnDQQDQQDDQ)(1與JK觸發(fā)器的特性方程比較，得：DKDJ電電路路圖圖2 2、將、將D觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為JK、T觸發(fā)器觸發(fā)器D觸發(fā)器觸發(fā)器JK觸發(fā)器觸發(fā)器nnQKQJDJ1D C1QQCP1&1KD觸發(fā)器觸發(fā)器T觸發(fā)器觸發(fā)器nQTDT1D C1QQCP=1對一

12、個給定的時序邏輯電路，研究在一系列輸入信號作用下，電路將會產(chǎn)生怎樣的輸出，進(jìn)而說明該電路的邏輯功能。實際上是要求出電路的狀態(tài)表、狀態(tài)圖或時間圖，并作出功能評述。常用的方法有表格化和代數(shù)法。邏輯電路圖輸出函數(shù)和激勵函數(shù)表達(dá)式列出狀態(tài)轉(zhuǎn)移真值表 電路次態(tài)方程組 觸發(fā)器次態(tài)方程觸發(fā)器功能表狀態(tài)表和狀態(tài)圖用時間圖和文字描述電路邏輯功能用表格法分析下圖所示的同步是序邏輯電路1K1J1CK2J2CY2Y1CP1X：寫出輸出函數(shù)和激勵函數(shù)表達(dá)式。J1=K1=1 J2=K2=x y1：列同狀態(tài)轉(zhuǎn)移真值表。輸 入x現(xiàn) 態(tài)y2 y1 激 勵 函 數(shù)J2K2J1K1次 態(tài)y2 (n+1) y1 (n+1)00001

13、1110 00 11 01 10 00 11 01 1010110100101101011111111111111110 11 01 10 01 10 00 11 0第三步：作出狀態(tài)表和狀態(tài)圖。次 態(tài) y2 (n+1)y1 (n+1)0 00 11 01 1現(xiàn) 態(tài) y2 y1 x = 0 x = 10 11 01 10 01 10 00 11 00001101101100110 x第四步：用時間圖和文字描述電路和邏輯功能。當(dāng)x=0時,該電路進(jìn)行加1計數(shù),計數(shù)序列為:00011011當(dāng)x=1時,該電路進(jìn)行減1計數(shù),計數(shù)序列為:00111001時間圖的作法：時間圖的作法： 選定一個典型的輸入序列；

14、 根據(jù)選定的典型輸入序列，求出狀態(tài)響應(yīng)序列(和輸出響應(yīng)序列)輸入序列為(電平輸入)：x=11110000,初態(tài)： y2y1=00 CP: 12345678 x: 11110000 y2: 01100011 y1: 01010101y2(n+1): 11000110 y1(n+1): 10101010 畫時間圖。11110000y1y2x12345678CP試有代數(shù)法分析下圖所示的同步時序邏輯電路。1D1CD2Cy2CPx&y1z寫出輸出函數(shù)和激勵函數(shù)表達(dá)式。Z=x y2 y1D2 = x + y2 + y1 = x y2 y1D1 = x把激勵函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的

15、次態(tài)方程組。Q1(n+1)D1 xQ2(n+1)D2 x y2 y1根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。次態(tài)/輸出( y2 (n+1) y1 (n+1)/Z)0 00 11 11 0現(xiàn) 態(tài) y2 y1 x = 0 x = 100/110/000/000/001/001/001/001/1000110111/0 x/z0/00/00/01/01/10/01/0：作出時間圖，并說明電路的邏輯功能。典型輸入序列（脈沖輸入）：x = 01011101初態(tài)： y2 y1= 00狀態(tài)響應(yīng)序列和輸出響應(yīng)序列為： CP: 12345678 x: 01011101 y2: 00010001 y1:

16、 00101110y2(n+1): 00100010 y1(n+1): 01011101 Z: 00010001CPxy2y1Z12346785功能說明：功能說明：該電路是一個101序列檢測器。本節(jié)討論的設(shè)計方法是一種經(jīng)典的方法， 即由小規(guī)模集成電路構(gòu)成時序邏輯電路的設(shè)計方法，其基本指導(dǎo)思想是用盡可能少的觸發(fā)器和門電路來完成設(shè)計。同步時序電路設(shè)計的一般步驟為：同步時序電路設(shè)計的一般步驟為：1. 作原始狀態(tài)圖和狀態(tài)表；2. 對原始狀態(tài)表化簡；3. 狀態(tài)分配；4. 選定觸發(fā)器，求出輸出函數(shù)和激勵函數(shù)表達(dá)式；5. 畫出邏輯電路圖。狀態(tài)圖是同步時序電路設(shè)計的依據(jù)，它必須正確反映設(shè)計要求。狀態(tài)圖的作法沒

17、有一成不變的方法，關(guān)鍵是要充分正確地理解設(shè)計要求。 一個正確的狀態(tài)圖是指狀態(tài)圖中的狀態(tài)個數(shù)不能少，狀態(tài)之間的轉(zhuǎn)移關(guān)系不能錯。作狀態(tài)圖的一個基本方法是“對于感興趣的東西應(yīng)區(qū)分對待，對于不感興趣的東西可不予區(qū)分”例: 某序列檢測器有一個輸入端x和一個輸出端Z。從x端輸入一組按時間順序排列的串行二進(jìn)制碼。當(dāng)輸入序列中出現(xiàn)101時，輸出Z1，否則Z0。試作出該序列檢測器的Mealy型和Moore型原始狀態(tài)圖和狀態(tài)表。S0S1x/zS2S31/11/00/00/00/01/00/01/0電路的Mealy 型狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出x=0 x=1S0S1S2S3S0/0S2/0S0/0S2/0S1/0S1/0

18、S3/1S1/0S0/0 S1/0S2/0S3/110100101電路的 Moore 型狀態(tài)表現(xiàn)態(tài)次 態(tài)x=0 x=1S0S1S2S3S0S2S0S2S1S1S3S1輸 出Z0001例: 假設(shè)某同步時序電路，用于檢測串行輸入的8421BCD碼，其輸入的順序是先高位后低位，當(dāng)出現(xiàn)非法數(shù)字(即輸入1010，1011，1100，1101，1110，1111)時，電路的輸出為1。試作出該時序電路的Mealy型原始狀態(tài)圖和狀態(tài)表。FDABCEG0/01/00/01/00/01/00/01/0解：解：(e)HDAB1/00/0CEI0/00/01/01/0FG0/01/0NJKP0/00/01/01/0L

19、M0/01/00/01/00/01/00/01/00/01/00/01/00/11/10/11/10/11/1電路的原始狀態(tài)圖現(xiàn)態(tài)次態(tài)/輸出x=0 x=1ABCDEFGHIJKLMNPB/0D/0J/0F/0H/0A/0A/0A/0A/0L/0N/0A/0A/1A/1A/1C/0E/0K/0G/0I/0A/0A/0A/0A/0M/0P/0A/0A/1A/1A/1電路的原始狀態(tài)圖一般情況下，原始狀態(tài)圖和原始狀態(tài)表中存在著多余的狀態(tài)。狀態(tài)個數(shù)越多，電路中所需的觸發(fā)器的數(shù)目也越多，制造成本就越高。為降低制造成本，需要去掉多余的狀態(tài)，即要進(jìn)行狀態(tài)狀態(tài)簡化簡化。所謂狀態(tài)簡化狀態(tài)簡化，就是要獲得一個最小化

20、的狀態(tài)表。這個表不僅能正確地反映設(shè)計的全部要求，而且狀態(tài)的數(shù)目最少。 等效狀態(tài)：設(shè)狀態(tài)S1和S2是完全確定狀態(tài)表中的兩個狀態(tài),如果對于所有可能的輸入序列，分別從狀態(tài)S1和狀態(tài)S2出發(fā)，所得到的輸出響應(yīng)序列完全相同，則狀態(tài)S1和S2是等效的，記作(S1, S2), 或者說，狀態(tài)S1和S2是等效對。等效狀態(tài)可以合并。這里“ 所有可能的輸入序列” 是指長度和結(jié)構(gòu)是任意的，它包含無窮多位，且有無窮多種組合。 等效狀態(tài)傳遞性：(S1,S2), (S2,S3)-(S1,S3) 等效類： 彼此等效的狀態(tài)集合 最大等效類： 不被其它等效類所包含的等效類。一個狀態(tài)也可能是一個最大等效類。例：例：S1S1S2S2

21、S3S3S4S40/00/00/10/11/11/1 S1, S1等效狀態(tài)簡化的任務(wù)是要在原始狀態(tài)表中找出全部最大等效類(最大等效類集合)，并將每一個最大等效類用一個狀態(tài)來表示。直接根據(jù)定義來尋找等效狀態(tài)或等效類是不現(xiàn)實的，實際上是從狀態(tài)表中來尋找的，因為原始狀態(tài)表已在總體上反映了各個狀態(tài)在任意輸入序列下的輸出。判別方法：判別方法：第一、它們的輸出完全相同；第二、它們的次態(tài)滿足下列條件之一，即假定狀態(tài)S1和S2是完全確定原始狀態(tài)表中的兩個現(xiàn)態(tài)，那么S1和S2等效的條件可歸納為在輸入的各種取值組合下：(1) 次態(tài)相同；(2) 次態(tài)交錯；(3) 次態(tài)循環(huán)。次態(tài)相同或交錯 SiSj0/01/01/0

22、Sk0/0次態(tài)交錯或相同或循環(huán) SiSj1/01/0SkSl0/00/00/10/1Sm1/01/01. 觀察法化簡觀察法化簡例：簡化下表所示的狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出x=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1解：解： A和B，C和D的輸出完全相等； C和D在輸入的各種取值組合下，次態(tài)相同，因此C和D等效； 最大等效類為A，B，C,D,分別用A, B, C表示； A和B在x=1時的次態(tài)不滿足三條件之一，因此A和B不等效; 最小化狀態(tài)表為現(xiàn)態(tài)次態(tài)/輸出x=0 x=1ABCA/0A/0A/0B/0C/0C/11. 隱含表法化簡隱含表法化簡例：簡化下表所示的狀態(tài)表現(xiàn)態(tài)次態(tài)/輸

23、出x=0 x=1ABCDEFGC/0F/0D/0D/1C/0D/0C/1B/1A/1G/0E/0E/1G/0D/0解：解： 作隱含表 順序比較，尋找等效狀態(tài)對 狀態(tài)對等效，打“ ”； 狀態(tài)對不等效，打 “ X”； 狀態(tài)對是否等效需進(jìn)一步檢查，則標(biāo)記次態(tài)對。ABCDEFGFEDCBCFBEAECFCDDEABCDEFGFEDCBCFBEAECFCDDE處于循環(huán)鏈中的每一個狀態(tài)對都是等效狀態(tài)對。 關(guān)聯(lián)比較，確定等效狀態(tài)對AE-BE-CF 確定最大等效類，作最小化狀態(tài)表 四個等效對 (A,B), (A,E), (B,E), (C,F) 四個最大等效類 (A,B,E), (C,F), (D), (G)

24、 令以上四個最大等效類依次為a, b, c, d.現(xiàn)態(tài)次態(tài)/輸出x=0 x=1abcdb/0c/0c/1b/1a/1d/0a/0c/0給最小化狀態(tài)表中的每一個狀態(tài)指定一個二進(jìn)制代碼，形成二進(jìn)制狀態(tài)表。通常情況下，狀態(tài)編碼的方案不一樣，所得到的輸出函數(shù)和激勵函數(shù)的表達(dá)式也不同，由此而設(shè)計出來的電路復(fù)雜度也不同。狀態(tài)分配的任務(wù)是： 決定編碼的長度 尋找一種最佳的或接近最佳的狀態(tài)分配 方案。狀態(tài)分配的基本原則有四條：狀態(tài)分配的基本原則有四條：(1) 在相同輸入條件下具有相同次態(tài)的現(xiàn)態(tài)，應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(2) 在相鄰輸入條件，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(3) 輸出完全相

25、同完全相同的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(4) 最小化狀態(tài)表中出現(xiàn)次數(shù)最多的狀態(tài)或初始狀態(tài)應(yīng)分配邏輯0。一般情況下，第一條原則較為重要，需優(yōu)先考慮，其次要考慮由前三條原則得到的應(yīng)分配相鄰代碼的狀態(tài)對出現(xiàn)的次數(shù)，次數(shù)多的狀態(tài)對應(yīng)優(yōu)先分配相鄰的二進(jìn)制代碼。(4) 最小化狀態(tài)表中出現(xiàn)次數(shù)最多的狀態(tài)或初始狀態(tài)應(yīng)分配邏輯0。例例：對下表所示的狀態(tài)表進(jìn)行狀態(tài)分配現(xiàn)態(tài)次態(tài)/輸出x=0 x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1解：解： 確定n=2 確定分配由規(guī)則(1) 得 A和B，A和C 應(yīng)相鄰；由規(guī)則(2)得 C和D，C和A，B和D，A和B應(yīng)相鄰；由規(guī)則(3)得 A，B，C 三者

26、應(yīng)相鄰，即A和B，A和C，B和C應(yīng)相鄰；由規(guī)則(4)得A分配為邏輯0ACDB0101y1y2A:B:C:D:y1 y200011011最后我們可以得到二進(jìn)制狀態(tài)表現(xiàn)態(tài) y1 y2次態(tài)y2(n+1)y1(n+1)/輸出x=0 x=10001111010/010/000/101/011/000/001/111/0注意：注意：有時滿足分配原則的分配方案不唯一，這時可任選一種。1. 觸發(fā)器的激勵表觸發(fā)器的激勵表觸發(fā)器的激勵表反映觸發(fā)器從某種現(xiàn)態(tài)轉(zhuǎn)換 到某種次態(tài)時，對觸發(fā)器輸入(激勵)的要求。在這種表中，現(xiàn)態(tài)和次態(tài)作為自變量，輸入(激勵)作為因變量。觸發(fā)器的激勵表可由觸發(fā)器的狀態(tài)表直接推出。Q-Q(n+

27、1)RSd001100d00011011Q-Q(n+1)D010100011011R-S觸發(fā)器激勵表D觸發(fā)器激勵表Q-Q(n+1)JK0d1dd1d000011011Q-Q(n+1)T011000011011J-K觸發(fā)器激勵表T觸發(fā)器激勵表2. 確定激勵函數(shù)確定激勵函數(shù)兩種方法兩種方法：根據(jù)次態(tài)方程來確定和通過激勵表來確定。常采用后一種方法。例：例：若用T觸發(fā)器實現(xiàn)下表所示的二進(jìn)制狀態(tài)表， 試寫出激勵和輸出函數(shù)。現(xiàn)態(tài) y2 y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0 x=10001111011/000/000/101/001/000/110/111/0解：解： 確定激勵函數(shù)現(xiàn)態(tài) y2

28、y1次態(tài)y2(n+1) y1(n+1)0001111000011110輸入x激勵函數(shù)T2 T11100000101001011110111110101010100001111Q-Q(n+1)T0110000110111110000101y1xy211100000T2T1=1212TyxyxZ=y2y1+xy10010000101y1xy211100011Z 確定輸出函數(shù)先畫出觸發(fā)器并給觸發(fā)器編號，再根據(jù)激勵函數(shù)和輸出函數(shù)畫出組合邏輯部分的電路，最后畫出同步時鐘信號線。例如：例如：11=Dy2212212Dxy yxyxyyxy)+(=+ =Z21121yxyyyxy1D1CD2Cy2CPx&a

29、mp;y1z1y21&y1設(shè)計要求原始狀態(tài)圖(狀態(tài)表)最簡狀態(tài)圖(狀態(tài)表)二進(jìn)制狀態(tài)表輸出函數(shù)激勵函數(shù)邏輯電路圖狀態(tài)簡化狀態(tài)分配觸發(fā)器選型自啟動檢查同步時序電路設(shè)計過程 例：例：設(shè)計一個“111”序列檢測器，用來檢測串行二進(jìn)制序列，要求每當(dāng)連續(xù)輸入3個(或3個以上)1時，檢測器輸出為1，否則輸出為0。其典型輸入輸出序列如下：輸入x：0111011110輸出Z：0001000110解：解： 作狀態(tài)圖和狀態(tài)表0A0/00/00/00/0B1/0C1/11/1D1/0現(xiàn) 態(tài)次態(tài)/輸出Zx=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1 狀態(tài)化簡用觀察法可得最大等效類為：(

30、A), (B), (C,D)令C(C,D),可得下列最簡狀態(tài)表現(xiàn) 態(tài)次態(tài)/輸出Zx=0 x=1ABCA/0A/0A/0B/0C/0C/1 狀態(tài)分配 AB，BC，AC應(yīng)相鄰 AB，AC應(yīng)相鄰 AB應(yīng)相鄰 A應(yīng)為邏輯0ACB0101y1y2現(xiàn)態(tài) y2 y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0 x=100011000/000/000/001/010/010/1 確定激勵函數(shù)和輸出函數(shù)表達(dá)式選用JK觸發(fā)器作為存儲元件Q-Q(n+1)JK0d1dd1d000011011現(xiàn)態(tài) y2 y1次 態(tài)y2(n+1y1(n+1)0001111000011110輸 入x激勵函數(shù)J2 K2 J1 K10000

31、dd000110dd100d0d0dd1ddddd10d0d1d1dd1ddddd00d00001111輸 出Z00d000d1通過卡諾圖化簡，最后可得：J2=xy1, k2=xJ1=y2x, k1=1Z=xy2 畫電路圖“1”K1CK2Cy2CPxy1zy2&y11&J1J2& 【例】 用JK觸發(fā)器設(shè)計一個五進(jìn)制同步計數(shù)器，要求狀態(tài)轉(zhuǎn)換關(guān)系為 000 001 011 101 110 解：解：本例屬于給定狀態(tài)時序電路設(shè)計問題。 列狀態(tài)表。 根據(jù)題意，該時序電路有三個狀態(tài)變量，設(shè)狀態(tài)變量為Q2、Q1、Q0，可作出二進(jìn)制狀態(tài)表表1所示，它是一個非完全描述時序電路的設(shè)計。 表

32、 1狀態(tài)表一圖1 次態(tài)卡諾圖 101112)( ;)( ;)(nnnQcQbQa 確定激勵函數(shù)和輸出函數(shù)。確定激勵函數(shù)和輸出函數(shù)。 010Q2Q1Q0000111100101(a)000Q2Q1Q0000111100111(b)011Q2Q1Q0000111100110(c)由次態(tài)卡諾圖求出其狀態(tài)方程和激勵函數(shù)如下： 202002021010110111212212112,1,QKQJQQQQQKQJQQQQKQJQQQQQnnn 自啟動檢查。 根據(jù)以上狀態(tài)方程，檢查多余狀態(tài)的轉(zhuǎn)移情況如表2所示，其完整的狀態(tài)圖如圖2所示。 表表 2 多余狀態(tài)轉(zhuǎn)移表多余狀態(tài)轉(zhuǎn)移表 圖 2 狀態(tài)圖 1110011

33、10011101010Q2Q1Q0100000 從圖2可以看出，該電路一旦進(jìn)入狀態(tài)100，就不能進(jìn)入計數(shù)主循環(huán)，因而該電路不能實現(xiàn)自啟動，需要修改設(shè)計。 在非完全描述時序電路中，由于存在無效狀態(tài)，使得在激勵函數(shù)的獲取過程中出現(xiàn)了任意項。在求取激勵函數(shù)時，如果某任意項被圈入，則該任意項被確認(rèn)為1，否則被確認(rèn)為0。 由于圈法的隨意性，故無效狀態(tài)的轉(zhuǎn)移可能出現(xiàn)死循環(huán)而使電路不能自啟動。當(dāng)電路不能自啟動時，解決的方法有多種。 第一種方法，將原來的非完全描述時序電路中沒有描述的狀態(tài)的轉(zhuǎn)移情況加以定義，使其成為完全描述時序電路。如將表1狀態(tài)表中的無效狀態(tài)的轉(zhuǎn)移方向均定義為000，則可得到一個完全描述時序電

34、路的狀態(tài)表如表3。顯然，按照表3設(shè)計的時序電路，不存在死循環(huán)問題，因為它是完全描述的。這種方法由于失去了任意項，會增加電路的復(fù)雜程度。 表 3 狀態(tài)表二 第二種方法，改變原來的圈法。如果盲目地改變所有激勵函數(shù)的圈法，則其工作量大，效果差。若在分析觀察的基礎(chǔ)上改變某激勵函數(shù)的圈法，則能獲得較滿意的效果。觀察圖1 次態(tài)卡諾圖，如果希望能盡量使用任意項，只能對(a)和(c)的圈法作修改。現(xiàn)對(c)的圈法作修改，它僅改變Q0的轉(zhuǎn)移，新的圈法如圖3所示。 分析新圈法可知：狀態(tài)010將轉(zhuǎn)移到100（原轉(zhuǎn)移到101， 現(xiàn)在最后一位Q0轉(zhuǎn)為0），狀態(tài)100將轉(zhuǎn)移到101（原轉(zhuǎn)移到100，現(xiàn)最后一位Q0轉(zhuǎn)為1）

35、。 由分析可以看出，新圈法將克服死循環(huán)，也不增加激勵函數(shù)的復(fù)雜程度。 圖 3 修整后圈法 由新圈法得 2010020110,QKQJQQQQQn011Q2Q1Q0000111100110(c) Qn+10表 4 多余狀態(tài)轉(zhuǎn)移表 重新檢查多余狀態(tài)的轉(zhuǎn)移情況如表4所示，其狀態(tài)圖如圖4所示，可以看到該電路具有自啟動能力。如果修改圖1 (a)的圈法，可以得到同樣的效果。 畫邏輯圖。 圖 5 邏輯圖 1JC11JC1FF1FF01JC1FF2CPQ0Q21K1K1KQ1 【 例 】用D觸發(fā)器設(shè)計一個模七同步加法計數(shù)器。 解解： 本例屬于給定狀態(tài)時序電路設(shè)計問題。 列狀態(tài)表。 根據(jù)題意，該時序電路有三個狀

36、態(tài)變量。設(shè)狀態(tài)變量為Q2、 Q1、Q0，可作出二進(jìn)制狀態(tài)表如表6-28所示，它是一個非完全描述時序電路的設(shè)計。 確定激勵函數(shù)和輸出函數(shù)。 由表1狀態(tài)表分別畫出Q2、Q1、Q0的次態(tài)卡諾圖如圖1 (a)、(b)、 (c)所示。 表 1 狀態(tài)表 圖 1 次態(tài)卡諾圖 101112)( ;)( ;)(nnnQcQbQa00010Q2Q1Q00001111001011(a)0100Q2Q1Q0000111100111(b)10101Q2Q1Q0000111100100(c) 當(dāng)使用D觸發(fā)器實現(xiàn)時序電路時，由于D觸發(fā)器的特征方程為Qn+1=D，因此，可從次態(tài)卡諾圖直接求出D觸發(fā)器的激勵函數(shù)： 010200

37、1012112012QQQQDQQQQQDQQQQD 自啟動檢查。 觀察次態(tài)卡諾圖激勵函數(shù)的圈法，多余狀態(tài)111的新狀態(tài)為100，電路的狀態(tài)圖如圖2所示，該電路具有自啟動能力。 圖 2 狀態(tài)圖 000001011010100101110111Q2Q1Q0 畫邏輯圖。 圖 3 邏輯圖 FF0FF1FF21DC1&11DC1&11DC1&1CPQ0Q1 例例 5 設(shè)計一個串行數(shù)據(jù)檢測器，該電路具有一個輸入端x和一個輸出端z。輸入為一連串隨機信號，當(dāng)出現(xiàn)“1111”序列時，檢測器輸出信號z=1，對其它任何輸入序列，輸出皆為 0。 解解 (1) 建立原始狀態(tài)圖。 起始狀態(tài)S0，

38、表示沒接收到待檢測的序列信號。 當(dāng)輸入信號x=0 時，次態(tài)仍為S0，輸出z為 0；如輸入 x=1，表示已接收到第一個“1”，其次態(tài)應(yīng)為 S1，輸出為0。 狀態(tài)為S1，當(dāng)輸入x=0 時，返回狀態(tài)S0，輸出為 0； 當(dāng)輸入x=1 時，表示已接收到第二個“1”，其次態(tài)應(yīng)為S2， 輸出為 0。 狀態(tài)為S2，當(dāng)輸入x=0 時，返回狀態(tài)S0，輸出為 0； 當(dāng)輸入x=1 時，表示已連續(xù)接收到第三個“1”，其次態(tài)應(yīng)為S3，輸出為 0。 狀態(tài)為S3，當(dāng)輸入x=0 時，返回狀態(tài)S0，輸出為 0；當(dāng)輸入x=1 時，表示已連續(xù)接收到第四個“1”，其次態(tài)為 S4，輸出為“1”。 狀態(tài)為S4，當(dāng)輸入x=0時，返回狀態(tài)S0

39、，輸出為 0；當(dāng)輸入x=1 時，則上述過程的后三個“1”與本次的“1”， 仍為連續(xù)的四個“1”， 故次態(tài)仍為S4，輸出為“1”。 圖 6 12 例 5 原始狀態(tài)圖 S0S1S2S3S41/01/01/01/10/00/00/00/00/01/1表表 6 5 例例 5 狀態(tài)表狀態(tài)表 (2) 狀態(tài)化簡。 在做原始狀態(tài)圖時，為確保功能的正確性，遵循“寧多勿漏”的原則。因此，所得的原始狀態(tài)圖或狀態(tài)表可能包含有多余的狀態(tài)，使?fàn)顟B(tài)數(shù)增加，將導(dǎo)致下列結(jié)果： 系統(tǒng)所需觸發(fā)器級數(shù)增多； 觸發(fā)器的激勵電路變得復(fù)雜； 故障增多。 因此， 狀態(tài)化簡后減少了狀態(tài)數(shù)對降低系統(tǒng)成本和電路的復(fù)雜性及提高可靠性均有好處。 (3

40、) 狀態(tài)分配。 狀態(tài)分配是指將化簡后的狀態(tài)表中的各個狀態(tài)用二進(jìn)制代碼來表示，因此，狀態(tài)分配有時又稱為狀態(tài)編碼。 電路的狀態(tài)通常是用觸發(fā)器的狀態(tài)來表示的。 由于22=4，故該電路應(yīng)選用兩級觸發(fā)器Q2和Q1，它有 4 種狀態(tài)：“00”、 “01”、 “10”、 “11”， 因此對S0、S1、 S2、S3 的狀態(tài)分配方式有多種。對該例狀態(tài)分配如下： S000 S110S201 S3 11 則狀態(tài)分配后的狀態(tài)表如表 6 - 6 所示。 表 6 6 例 5 狀態(tài)分配后的狀態(tài)表 (4) 確定激勵方程和輸出方程。 圖 6 13 例 5 激勵方程、輸出方程的確定 000100111x1Q2Qn00011110

41、0(a)1n001000111x1Q2Qn000111100(b)1n000000101x1Q2Qn000111100(c)1n 在求每一級觸發(fā)器的次態(tài)方程時，應(yīng)與標(biāo)準(zhǔn)的特征方程一致， 這樣才能獲得最佳激勵函數(shù)。如JK觸發(fā)器標(biāo)準(zhǔn)特征方程為 nnnQKQJQ_1則求 時應(yīng)得 12nQnnQQaQn2_221兩式相比得 ,J_K故 _1211_1211_12221_212xKxQJxQQxQQxQKxJQxQQxQnnnnnnnnnn輸出方程由卡諾圖得 nnQxQz12(5) 畫出邏輯圖。 圖 6 14 例 5 邏輯圖 Q11KQ1C11J1KC11JQ2zxCP1&Q2& 例例

42、6 用JK觸發(fā)器設(shè)計一個 8421BCD碼加法計數(shù)器。 解解 該題的題意中即明確有10個狀態(tài)，且是按 8421BCD加法規(guī)律進(jìn)行狀態(tài)遷移，因為 231024，所以需要四級觸發(fā)器，其狀態(tài)遷移表如表 6 - 7 所示，由狀態(tài)表做出每一級觸發(fā)器的卡諾圖。 表表 6 7 例例 6 狀態(tài)遷移表狀態(tài)遷移表 圖 6 15 確定激勵函數(shù)的次態(tài)卡諾圖 (a)(c)(d )00000010100001111000011110Q2nQ1nQ4nQ3n01010101000001111000011110Q2nQ1nQ4nQ3n10011001100001111000011110Q2nQ1nQ4nQ3n00101101000001111000011110Q2n