第8章 PLD 設(shè)計

1、第八章第八章 可編程邏輯器件（可編程邏輯器件（PLD）8.1 概述概述8.2 現(xiàn)場可編程邏輯陣列（現(xiàn)場可編程邏輯陣列（FPLA）8.3 可編程陣列邏輯（可編程陣列邏輯（PAL）8.4 通用陣列邏輯（通用陣列邏輯（GAL）8.1 概述概述一、數(shù)字系統(tǒng)的實現(xiàn)方法一、數(shù)字系統(tǒng)的實現(xiàn)方法通用型通用型SSI、MSI、LSI-模塊化設(shè)計方法模塊化設(shè)計方法專用集成電路（專用集成電路（ASIC）能把所設(shè)計的數(shù)字能把所設(shè)計的數(shù)字系統(tǒng)做成一片大規(guī)模集成電路，體積小、重量系統(tǒng)做成一片大規(guī)模集成電路，體積小、重量輕、功耗低，可靠性高。輕、功耗低，可靠性高。可編程邏輯器件（可編程邏輯器件（PLD）一、用一、用SSI和和

2、MSI構(gòu)成數(shù)字系統(tǒng)存在的問題構(gòu)成數(shù)字系統(tǒng)存在的問題體積大體積大重量大重量大功耗高功耗高 成本高成本高可靠性差可靠性差 二、二、LSI的現(xiàn)狀和前景的現(xiàn)狀和前景 目前，在單塊硅片上集成十萬個元件、器件的大規(guī)模集成電路已廣泛應(yīng)用到各種電子儀器和設(shè)備中。如lattics公司的Flex10K10系列，等效門數(shù)為10000門 Flex10K100系列，等效門數(shù)為100000門。 近年來，隨著電子設(shè)計自動化技術(shù)的發(fā)展，以及可編程邏輯器件的廣泛應(yīng)用，使電子電路設(shè)計方法和手段都得到了不斷的改進和創(chuàng)新，也為大規(guī)模集成電路的應(yīng)用開辟了新的途徑?？梢灶A(yù)見，大規(guī)模集成電路必將越來越廣泛地應(yīng)用于通信技術(shù)、計算機技術(shù)、自動

3、控制技術(shù)等領(lǐng)域中，PLD的原理和應(yīng)用是每個電子工程師必備的一門技術(shù)。大規(guī)模集成電路的制造技術(shù)和應(yīng)用技術(shù)都得到了飛速發(fā)展，主要表現(xiàn)在以下幾個方面。（1）密度越來越高）密度越來越高單片密度已達十萬、幾十萬、甚至幾百萬門，已進入超單片密度已達十萬、幾十萬、甚至幾百萬門，已進入超大規(guī)模和甚大規(guī)模階段。大規(guī)模和甚大規(guī)模階段。（2）用戶可編程且擁有多種編程技術(shù)）用戶可編程且擁有多種編程技術(shù)（3）設(shè)計工具不斷完善）設(shè)計工具不斷完善現(xiàn)有的設(shè)計自動化軟件即支持功能完善硬件描述語言現(xiàn)有的設(shè)計自動化軟件即支持功能完善硬件描述語言如如VHDL、Verilog等作為文本輸入，又支持邏輯電路等作為文本輸入，又支持邏輯電路

4、圖、工作波形圖等作為圖形輸入。圖、工作波形圖等作為圖形輸入。 如如isp、icr。 從應(yīng)用的角度分 專用型：如手機芯片、電視機芯片從邏輯功能分PLD CPU 單片機從制造工藝分三、三、 LSI的分類的分類通用型：如存儲器、微處理器、單片機雙極型單極型四、四、PLD的分類的分類按集成度：低密度按集成度：低密度PLD （700門門/片）和高片）和高密度密度PLD。低密度低密度PLD：FPLA、PAL和和GAL高密度高密度PLD：CPLD和和FPGA表一表一 四種四種PLD 電路的結(jié)構(gòu)特點電路的結(jié)構(gòu)特點 類類 型型 與與 陣陣 列列 或或 陣陣 列列 輸輸 出出 方方 式式PROM固 定可編程TS,

5、 OCFPLA可編程可編程TS, OC， H, LPAL可編程固 定TS, I/O, 寄存器 GAL可編程固 定可編程五、五、PLD的一般結(jié)構(gòu)的一般結(jié)構(gòu)六、六、PLD電路慣用畫法電路慣用畫法PLD的互補輸出緩沖器的互補輸出緩沖器PLD的三態(tài)的三態(tài)輸出緩沖圖輸出緩沖圖:PLD的與門的與門表示法表示法:PLD的或門的或門表示法表示法:PLD的與門缺省的與門缺省表示法表示法:8.2 現(xiàn)場可編程邏輯陣列（現(xiàn)場可編程邏輯陣列（FPLA） 現(xiàn)場可編程邏輯陣列現(xiàn)場可編程邏輯陣列FPLA由由可編程的與可編程的與邏輯陣列邏輯陣列和和可編程的或可編程的或邏輯陣列以及邏輯陣列以及輸出緩沖器輸出緩沖器組成組成一、一、

6、FPLA與與ROM的比較的比較1）電路結(jié)構(gòu)極為相似，都是由一個與邏輯陣列、一個）電路結(jié)構(gòu)極為相似，都是由一個與邏輯陣列、一個或邏輯陣列和輸出緩沖器組成?；蜻壿嬯嚵泻洼敵鼍彌_器組成。2）ROM的與邏輯陣列是的與邏輯陣列是固定的固定的，而，而FPLA 的與邏輯陣的與邏輯陣列是列是可編程的可編程的。3）ROM 的與邏輯陣列將輸入變量的全部最小項都譯的與邏輯陣列將輸入變量的全部最小項都譯出了，而出了，而FPLA 的與邏輯陣列只產(chǎn)生所需要的少得多的的與邏輯陣列只產(chǎn)生所需要的少得多的乘積項。乘積項。ROM的基本結(jié)構(gòu)的基本結(jié)構(gòu)FPLA的基本結(jié)構(gòu)的基本結(jié)構(gòu)IIIIIIIO12012022IIIIIIIO012

7、01021IIO0208.3 可編程陣列邏輯（可編程陣列邏輯（PAL） 一、一、PAL的特點的特點 PAL器件由可編可編程的與程的與邏輯陣列、固定的或固定的或邏輯陣列和輸出電路輸出電路三部分組成。它采用雙極型工藝制作，熔絲編程方式。 二、二、PAL的基本電路結(jié)構(gòu)的基本電路結(jié)構(gòu) 三、三、PAL的輸出電路結(jié)構(gòu)的輸出電路結(jié)構(gòu)1) 專用輸出結(jié)構(gòu)專用輸出結(jié)構(gòu) a. 其輸出端是一個與或門、與或非門或者是互補輸其輸出端是一個與或門、與或非門或者是互補輸出結(jié)構(gòu)；出結(jié)構(gòu)； b. 其共同特點是所有設(shè)置的輸出端只能用作輸出使其共同特點是所有設(shè)置的輸出端只能用作輸出使用；用； c. 該結(jié)構(gòu)的該結(jié)構(gòu)的PAL器件只能用來

8、產(chǎn)生組合邏輯函數(shù)器件只能用來產(chǎn)生組合邏輯函數(shù)。 專用輸出型（與或輸出型），其輸出也有三種類型專用輸出型（與或輸出型），其輸出也有三種類型1）型號中帶有字符）型號中帶有字符H的芯片，如的芯片，如PAL10H8，輸出高，輸出高電平有效。電平有效。2）型號中帶有字符）型號中帶有字符L的芯片，如的芯片，如PAL12L8，輸出低，輸出低電平有效。電平有效。3）型號中帶有字符）型號中帶有字符C的芯片，如的芯片，如PAL20C1，輸出為，輸出為互補輸出?；パa輸出。2) 可編程輸入可編程輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu) 輸出端是一個具有輸出端是一個具有可編程控制端的三態(tài)緩沖器可編程控制端的三態(tài)緩沖器，控制端由與邏輯陣列

9、的一個乘積項給出。同時控制端由與邏輯陣列的一個乘積項給出。同時,輸出輸出端有經(jīng)過端有經(jīng)過一個互補輸出的緩沖器反饋回與邏輯陣列一個互補輸出的緩沖器反饋回與邏輯陣列。 3) 寄存器輸出結(jié)構(gòu)寄存器輸出結(jié)構(gòu) a.該結(jié)構(gòu)在輸出三態(tài)緩沖器和與該結(jié)構(gòu)在輸出三態(tài)緩沖器和與-或邏輯陣列的輸出之間串進了或邏輯陣列的輸出之間串進了由由D觸發(fā)器組成的寄存器觸發(fā)器組成的寄存器。同時，觸發(fā)器的狀態(tài)又經(jīng)過互補輸出。同時，觸發(fā)器的狀態(tài)又經(jīng)過互補輸出的緩沖器反饋回與邏輯陣列的輸入端。的緩沖器反饋回與邏輯陣列的輸入端。 b.該結(jié)構(gòu)不僅可以存儲與或邏輯陣列的輸出的狀態(tài)，而且能很該結(jié)構(gòu)不僅可以存儲與或邏輯陣列的輸出的狀態(tài)，而且能很方

10、便的組成各種時序邏輯電路。方便的組成各種時序邏輯電路。 四、四、PAL的應(yīng)用的應(yīng)用例：PAL 12H6輸入變量數(shù)輸出端數(shù)輸出方式)()()()()()(異或或非與非或與反相QPRNMOKIJLGFHDCEAB 8 QPAL的應(yīng)用Q五、五、PAL器件使用時的優(yōu)缺點器件使用時的優(yōu)缺點PAL選定芯片型號后，其輸出結(jié)構(gòu)就選定選定芯片型號后，其輸出結(jié)構(gòu)就選定PAL有有20多種不同的型號可供用戶使用多種不同的型號可供用戶使用PAL器件的出現(xiàn)為數(shù)字電路的研制工作和小批量產(chǎn)品器件的出現(xiàn)為數(shù)字電路的研制工作和小批量產(chǎn)品的生產(chǎn)提供了很大的方便的生產(chǎn)提供了很大的方便PAL采用的是雙極型熔絲工藝，只能一次性編程采用的

11、是雙極型熔絲工藝，只能一次性編程PAL輸出方式是固定的，不能重新組態(tài)，因而編程靈輸出方式是固定的，不能重新組態(tài)，因而編程靈活性較差。活性較差。8.4 通用陣列邏輯（通用陣列邏輯（GAL） 一、一、GAL的特點的特點1、GAL采用電可擦除的采用電可擦除的CMOS（E2CMOS）工藝制）工藝制造，可反復(fù)多次編程造，可反復(fù)多次編程2、GAL采用采用可編程的輸出邏輯宏單元可編程的輸出邏輯宏單元OLMC（Output Logic Macro Cell），），輸出組態(tài)靈活，具有輸出組態(tài)靈活，具有很強的通用性很強的通用性3、 GAL具有加密功能具有加密功能二、二、GAL的電路結(jié)構(gòu)的電路結(jié)構(gòu)1.1.常用的常用

12、的GALGAL器件有器件有GAL16V8GAL16V8和和GAL22V10GAL22V10兩種系列，它們兩種系列，它們的結(jié)構(gòu)基本相同的結(jié)構(gòu)基本相同2.GAL16V82.GAL16V8有一個有一個3232* *6464位的可編程與邏輯陣列位的可編程與邏輯陣列3.GAL16V83.GAL16V8有有8 8個輸出邏輯宏單元個輸出邏輯宏單元(OLMC)(OLMC)4.104.10個輸入緩沖器，個輸入緩沖器，8 8個三態(tài)輸出緩沖器和個三態(tài)輸出緩沖器和8 8個反饋個反饋/ /輸輸入緩沖器入緩沖器5.325.32列表示有列表示有1616個輸入變量，個輸入變量，6464行表示有行表示有6464個乘積項，個乘積

13、項，共有共有20482048個可編程點個可編程點6.6.組成組成“或或”邏輯陣列的邏輯陣列的8 8個或門分別包含于個或門分別包含于8 8個個OLMCOLMC中，中，每一個每一個OLMCOLMC固定連接固定連接8 8個乘積項，不可編程個乘積項，不可編程三、三、GALGAL的輸出邏輯宏單元（的輸出邏輯宏單元（OLMCOLMC） 1.OLMC1.OLMC中的或門完成或操作，有中的或門完成或操作，有8 8個輸入端，固個輸入端，固定接收來自定接收來自“與與”邏輯陣列的輸出，或門輸出端邏輯陣列的輸出，或門輸出端只能實現(xiàn)不大于只能實現(xiàn)不大于8 8個乘積項的與個乘積項的與- -或邏輯函數(shù)；或邏輯函數(shù)；2.2.

14、或門的輸出信號送到一個受或門的輸出信號送到一個受XORXOR（n)n)信號控制信號控制的異或門，完成極性選擇，當?shù)漠惢蜷T，完成極性選擇，當XORXOR（n)=0n)=0時，異時，異或門輸出與輸入（或門輸出）同相，當或門輸出與輸入（或門輸出）同相，當XORXOR（n n）=1=1時，異或門輸出與輸入反相時，異或門輸出與輸入反相3.OLMC中的四個多路選擇器分別是輸出數(shù)據(jù)選中的四個多路選擇器分別是輸出數(shù)據(jù)選擇器擇器OMUX、乘積項數(shù)據(jù)選擇器、乘積項數(shù)據(jù)選擇器PTMUX、三態(tài)、三態(tài)數(shù)據(jù)選擇器數(shù)據(jù)選擇器TSMUX和反饋數(shù)據(jù)選擇器和反饋數(shù)據(jù)選擇器FMUX，它們在控制信號它們在控制信號AC（0）和）和AC

15、1（n）的作用下，）的作用下，可實現(xiàn)不同的輸出電路結(jié)構(gòu)形式?？蓪崿F(xiàn)不同的輸出電路結(jié)構(gòu)形式。 四、四、OLMCOLMC的五種工作模式的五種工作模式 OLMCOLMC在在SYNSYN，AC(0)AC(0)，AC1(n)AC1(n)的控制下，可以重新組態(tài)，的控制下，可以重新組態(tài)，即可以工作在五種不同模式下：即可以工作在五種不同模式下：專用輸入模式專用輸入模式專用組合輸出模式專用組合輸出模式帶反饋的組合輸出模式帶反饋的組合輸出模式時序邏輯的組合輸出模式時序邏輯的組合輸出模式寄存器輸出模式寄存器輸出模式SYNSYN為為0 0或或1 1用以決定被組態(tài)的用以決定被組態(tài)的OLMCOLMC是時序或組合邏輯電是時

16、序或組合邏輯電路，路，AC(0)AC(0)，AC1(n)AC1(n)用以控制用以控制OLMCOLMC的電路結(jié)構(gòu)，的電路結(jié)構(gòu)，AC(0)AC(0)是是所有所有OLMCOLMC共用的，而共用的，而AC1AC1（n n）則是每）則是每OLMCOLMC個單獨具有的。個單獨具有的。1）SYN=1，AC(0)=0，AC1(n)=1時，OLMC（n）的電路結(jié)構(gòu)為專用輸入模式（專用輸入模式（101101）模式。此時輸出三態(tài)緩沖器為禁止態(tài)而使相應(yīng)的I/O端不能作輸出只能作輸入端使用，并且該輸入信號需經(jīng)鄰級OLMC的FMUX反饋回“與”邏輯陣列輸入。2）SYN=1，AC（0）=0，AC1(n)=0時，OLMC（n

17、）的電路結(jié)構(gòu)為專用組合輸出模式專用組合輸出模式（100）。此時輸出三態(tài)緩沖器處于工作狀態(tài)，輸出始終允許，異或門的輸出經(jīng)OMUX送到三態(tài)緩沖器。XOR（n)=0時輸出的組合邏輯函數(shù)為低電平有效，當XOR（n)=1時為高電平有效。當相鄰OLMC的AC1（m)也為0時，F(xiàn)MUX接地，沒有反饋信號，相應(yīng)的I/O端只能作純組合輸出而不能作反饋輸入使用。3) SYN=1，AC（0）=1，AC1(n)=1時，OLMC（n）的電路結(jié)構(gòu)為帶反饋的組合輸出模式（帶反饋的組合輸出模式（111111）。輸出三態(tài)緩沖器由第一乘積項控制，并且三態(tài)緩沖器的輸出信號又反饋回“與”邏輯陣列的輸入。在111模式下，只要有一個OL

18、MC工作在111模式，則8個OLMC必然全工作在111模式；SYN4）SYN=0，AC（0）=1，AC1(n)=0時，OLMC（n）的電路結(jié)構(gòu)為寄存器輸出模式寄存器輸出模式(010)(010)，是時序邏輯電路。引腳1是時鐘信號CK輸入端，引腳11是公共三態(tài)控制信號的輸入端；異或門的輸出送D觸發(fā)器寄存，D觸發(fā)器的Q端輸出，送到三態(tài)輸出緩沖器，同時 端經(jīng)FMUX反饋回“與”邏輯陣列輸入。Q5）SYN=0，AC（0）=1，AC1(n)=1時，OLMC（n）的電路結(jié)構(gòu)為時序邏輯的組合輸出模式時序邏輯的組合輸出模式(011)(011)。此時，異或門的輸出直接送往輸出三態(tài)緩沖器，輸出三態(tài)緩沖器由第一乘積項

19、控制，而I/O（n）信號經(jīng)FMUX反饋回“與邏輯陣列”。須注意的是，工作在011模式的OLMC不能單獨存在，必須和寄存器輸出的010模式的OLMC共存于一片GAL芯片中，也就是說，工作在011模式的OLMC是時序邏輯電路中的組合邏輯部分，五、GAL的編程與邏輯陣列與邏輯陣列與邏輯陣列與邏輯陣列電子標簽電子標簽電子標簽電子標簽保留地址空間保留地址空間結(jié)構(gòu)控制字結(jié)構(gòu)控制字.整體擦除整體擦除保留保留加密單元加密單元行行地地址址0313233596061626382位63 0結(jié)構(gòu)控制字結(jié)構(gòu)控制字(82位位)32位乘位乘積項禁積項禁止止 4位位XOR(n) 1位位 SYN 8位位AC1(n) 1位位 A

20、C0 4位位XOR(n)32位乘位乘積項禁積項禁止止PT63-PT32 12-15 12-19 16-19 PT31-PT0六、其他類型的可編程邏輯器件六、其他類型的可編程邏輯器件1 1）EPLDEPLD和和CPLDCPLD是從是從PALPAL、GALGAL發(fā)展起來的陣列型高密度發(fā)展起來的陣列型高密度PLDPLD器件，它們大多數(shù)采用了器件，它們大多數(shù)采用了CMOS EPROMCMOS EPROM、E E2 2PROMPROM和快和快速閃存儲器等編程技術(shù)，具有高密度、高速度和低功耗速閃存儲器等編程技術(shù)，具有高密度、高速度和低功耗等特點。它們至少包含三種結(jié)構(gòu)：可編程邏輯宏單元、等特點。它們至少包含

21、三種結(jié)構(gòu)：可編程邏輯宏單元、可編程可編程I/OI/O單元、可編程內(nèi)部連線。單元、可編程內(nèi)部連線。2 2）FPGAFPGA結(jié)構(gòu)與陣列型可編程邏輯器件不同，其結(jié)構(gòu)結(jié)構(gòu)與陣列型可編程邏輯器件不同，其結(jié)構(gòu)類似于掩膜可編程門陣列（類似于掩膜可編程門陣列（MPGAMPGA）, ,它有許多獨立的它有許多獨立的可編程邏輯模塊組成，用戶可以通過編程將這些?？删幊踢壿嬆K組成，用戶可以通過編程將這些模塊連接起來實現(xiàn)不同的設(shè)計。塊連接起來實現(xiàn)不同的設(shè)計。FPGAFPGA兼容了兼容了MPGAMPGA和陣和陣列型列型PLDPLD兩者的優(yōu)點，因而具有更高的集成度、更強兩者的優(yōu)點，因而具有更高的集成度、更強的邏輯實現(xiàn)能力和

22、更好的設(shè)計靈活性。的邏輯實現(xiàn)能力和更好的設(shè)計靈活性。3 3）在系統(tǒng)可編程器件）在系統(tǒng)可編程器件（ISP-PLDISP-PLD）是支持是支持ISPISP技術(shù)的技術(shù)的可編程邏輯器件，可編程邏輯器件，ISPISP技術(shù)是指對器件、電路板或整技術(shù)是指對器件、電路板或整個電子系統(tǒng)的邏輯功能可隨時進行修改或重構(gòu)的能個電子系統(tǒng)的邏輯功能可隨時進行修改或重構(gòu)的能力，是一種先進的編程技術(shù)。力，是一種先進的編程技術(shù)。ISP-PLDISP-PLD可以擺脫編程可以擺脫編程器，只需要通過計算機接口和編程電纜，直接在目器，只需要通過計算機接口和編程電纜，直接在目標系統(tǒng)或印刷線路板上進行編程，使用起來更加方標系統(tǒng)或印刷線路板上進行編程，使用起來更加方便和靈活。便和靈活。*可編程邏輯器件的開發(fā)技術(shù)簡介可編程邏輯器件的開發(fā)技術(shù)簡介開發(fā)系統(tǒng)硬件軟件PC機編程器編程電纜專用開發(fā)軟件常用的開發(fā)軟件Altera公司：MAX+plusIIQuartus公司：FoundationXinlinx公司：AllianceLattice公司：ispEXPERTQ2 Q2Q1 Q1Q0 Q01、由、由JK觸發(fā)器和觸發(fā)器和PLA構(gòu)成的時序邏輯電路如圖所示，構(gòu)成的時序邏輯電路如圖所示，試分析其功能（寫出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換試分析其功能（寫出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖，描述其