寄存器和讀寫存儲器

1、5.3 (Register and Random Access Memory)5.3.1 寄存器的主要特點和分類寄存器的主要特點和分類一、一、 概念和特點概念和特點(一一) 概念概念寄存：寄存：把二進制數(shù)據(jù)或代碼暫時存儲起來。把二進制數(shù)據(jù)或代碼暫時存儲起來。寄存器：寄存器： 具有寄存功能的電路。具有寄存功能的電路。(二二) 特點特點 主要由觸發(fā)主要由觸發(fā)器構(gòu)成器構(gòu)成,一般不一般不對存儲內(nèi)容進對存儲內(nèi)容進行處理。行處理。并行并行輸入輸入并行并行輸出輸出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 串行串行輸入輸入串行串行輸出輸出二、二、 分類分類(一一) 按按功能功能分分基本寄

2、存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )(二二) 按按開關(guān)元件開關(guān)元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型觸發(fā)器型觸發(fā)器鎖存器鎖存器寄存器陣列寄存器陣列單向移位寄存器單向移位寄存器雙向移位寄存器雙向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型觸發(fā)器型觸發(fā)器) )( (同同 TTL) )5.3.2 基本寄存器基本寄存器 一個觸發(fā)器可以存儲一個觸發(fā)器可以存儲 位二進制信號；寄存位二進制信號；寄存

3、 n 位位二進制數(shù)碼，需要二進制數(shù)碼，需要 個觸發(fā)器。個觸發(fā)器。1 n一、一、4 邊沿邊沿 D 觸發(fā)器觸發(fā)器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CR異步清零異步清零00000同步送數(shù)同步送數(shù)1d0d1d2d3 特點：特點：并入并出，結(jié)構(gòu)簡單，抗干擾能力強。并入并出，結(jié)構(gòu)簡單，抗干擾能力強。二二 、雙、雙 4 位鎖存器位鎖存器 (74116)(一一) 引腳排列圖和邏輯功能示意圖引腳排列圖和邏輯功能示意圖Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB21異步清零異步

4、清零送數(shù)送數(shù)控制控制數(shù)碼并行輸入數(shù)碼并行輸入數(shù)碼并行輸出數(shù)碼并行輸出(二二) 邏輯功能邏輯功能清零清零0 CR送數(shù)送數(shù)00000123 QQQQ1 CR0BA LELE01230123ddddQQQQ 保持保持1 CR1BA LELE不不變變0123QQQQ三、三、 4 4 寄存器陣列寄存器陣列 (74170、74LS170)(一一) 引腳排列圖和邏輯功能示意圖引腳排列圖和邏輯功能示意圖Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行數(shù)碼輸入并行數(shù)碼輸入數(shù)數(shù) 碼碼 輸輸 出出AW0、AW1 寫入地址碼寫入地址碼AR0、AR1 讀出地址碼讀出地址碼ENW 寫入

5、時鐘脈沖寫入時鐘脈沖ENR 讀出時鐘脈沖讀出時鐘脈沖(二二) 邏輯功能邏輯功能16個個D鎖存器鎖存器 構(gòu)成存儲矩陣構(gòu)成存儲矩陣能存放能存放4個字個字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF330 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 0特點特點: 能

6、同時進行讀寫能同時進行讀寫; 集電極開路輸出集電極開路輸出每個字有每個字有4位：位：3330232013100300QQQQQQQQ、 5.3.3 移位寄存器移位寄存器一、單向移位寄存器一、單向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3時鐘方程時鐘方程CPCPCPCPCP 3210驅(qū)動方程驅(qū)動方程nnniQDQDQDDD2312010 、狀態(tài)方程狀態(tài)方程nnnnnninQQQQQQDQ21311201110, Di0000000010111000000001111000000010110000011011000001010000010

7、00000100000左移寄存器左移寄存器Di左移左移輸入輸入左移左移輸出輸出驅(qū)動方程驅(qū)動方程innnDDQDQDQD 3322110、狀態(tài)方程狀態(tài)方程innnnnnnDQQQQQQQ主要特點：主要特點：1. 輸入數(shù)碼在輸入數(shù)碼在 CP 控制下，依次右移或左移；控制下，依次右移或左移； 2. 寄存寄存 n 位二進制數(shù)碼。位二進制數(shù)碼。N 個個CP完成完成串行輸入串行輸入，并可，并可從從Q0 Q3 端獲得端獲得并行并行輸出，再經(jīng)輸出，再經(jīng) n 個個CP又獲得又獲得串行輸出串行輸出。3. 若串行數(shù)據(jù)輸入端為若串行數(shù)據(jù)輸入端為 0，則，則 n 個個CP后寄存器被清零。后寄存

8、器被清零。Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、雙向移位寄存器二、雙向移位寄存器( (自學(xué)自學(xué)) )三、集成移位寄存器三、集成移位寄存器(一一) 8 位單向移位寄存器位單向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 8VCC Q7 Q6 Q5 Q4 CR CPQ7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB異步異步清零清零0 0 0 0 0 0 0 0保持保持不變不變（二）（二）4 位雙向移位寄存器位雙向移位寄存器 74LS194( (略略) )710SBSAQQQD

9、DDS 送數(shù)送數(shù)5.3.4 移位寄存器型計數(shù)器移位寄存器型計數(shù)器結(jié)結(jié)構(gòu)構(gòu)示示意意圖圖Q0Q1Qn1C11DFF0C11DFF1C11DFFn1反饋邏輯電路反饋邏輯電路Dn1D0D1），（nnnnQQQFD1100 特點：特點：電路結(jié)構(gòu)簡單，計數(shù)順序一般為非自然態(tài)序，電路結(jié)構(gòu)簡單，計數(shù)順序一般為非自然態(tài)序，用途極為廣泛。用途極為廣泛。一、環(huán)形計數(shù)器一、環(huán)形計數(shù)器(一一) 電路組成電路組成Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3(二二) 工作原理工作原理nnQD10 1000010000100001有效循環(huán)有效循環(huán)00001111010110101100011000

10、1110011101111001111011無無效效循循環(huán)環(huán)( (三三) ) 能自啟動的環(huán)型計數(shù)器能自啟動的環(huán)型計數(shù)器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q32100QQQD 01QD 12QD 23QD 10 nQ11 nQ12 nQ13 nQ1110011100111111110111000110100000010100001000001001101001011011二、扭環(huán)形計數(shù)器二、扭環(huán)形計數(shù)器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3nnQD10 有效循環(huán)有效循環(huán)無效循環(huán)無效循環(huán)克服自啟動電路：克服自啟動

11、電路：P326 圖圖5.3.16三、最大長度移位寄存器型計數(shù)器三、最大長度移位寄存器型計數(shù)器 (略略)5.3.5 讀讀/寫存儲器寫存儲器 RAM(Random Access Memory)存儲單元存儲單元 存放一位二進制數(shù)的基本單元存放一位二進制數(shù)的基本單元( (即即位位) )。存儲容量存儲容量 存儲器含存儲單元的總個存儲器含存儲單元的總個( (位位) )數(shù)。數(shù)。存儲容量存儲容量 = 字數(shù)（字數(shù)（word） 位數(shù)（位數(shù)（bit） 地址地址 存儲器中每一個字的編號存儲器中每一個字的編號256 1，256 4 一共有一共有 256 個字，需要個字，需要 256 個地址個地址1024 4，1024

12、8 一共有一共有 1024 個字，需要個字，需要 1024 個地址個地址地址譯碼地址譯碼 用譯碼器賦予每一個字一個地址用譯碼器賦予每一個字一個地址N 個地址輸入，能產(chǎn)生個地址輸入，能產(chǎn)生 2N 個地址個地址一元地址譯碼一元地址譯碼( (單向譯碼、基本譯碼、字譯碼單向譯碼、基本譯碼、字譯碼) )二元地址譯碼二元地址譯碼( (雙向譯碼、位譯碼雙向譯碼、位譯碼) ) 行譯碼、列譯碼行譯碼、列譯碼一、一、RAM 的結(jié)構(gòu)的結(jié)構(gòu)存儲矩陣存儲矩陣讀讀/寫寫控制器控制器地地址址譯譯碼碼器器地地址址碼碼輸輸入入片選片選讀讀/ /寫寫控制控制輸入輸入/ /輸出輸出CS R / W I / O 例例 對對 256

13、4 存儲矩陣進行地址譯碼存儲矩陣進行地址譯碼一元地址譯碼一元地址譯碼D3D2D1D0W0W1W256譯譯碼碼器器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 0缺點缺點: n 位地址輸入的位地址輸入的譯碼器譯碼器,需要需要 2n 條條輸出線。輸出線。1 0 1 0二元地址譯碼二元地址譯碼Y0Y1 Y15A0A1A2A3X0X1X15行行譯譯碼碼器器A4 A5 A6 A7列譯碼器列譯碼器Dout 8 位地址輸入的位地址輸入的地址譯碼器地址譯碼器,只有只有 32條輸出線。條輸出線。25 (32) 根行選擇線根行選擇線10 根地址線根地址線 2n (1024)個地址個

14、地址25 (32)根列選擇線根列選擇線1024 個字排列成個字排列成 32 32 矩陣矩陣當當 X0 = 1，Y0 = 1 時，時，對對 0-0 單元單元讀讀( (寫寫) )當當X31 = 1，Y31 = 1時，時，對對 31-31 單元單元讀讀( (寫寫) ) 例例 1024 1 存儲器矩陣存儲器矩陣二、二、RAM的存儲單元的存儲單元(一一) 靜態(tài)存儲單元靜態(tài)存儲單元基本工作原理：基本工作原理：DDSRQQ位位線線B位位線線B 門控管門控管控制觸發(fā)器與位線的連通控制觸發(fā)器與位線的連通截止截止截止截止 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止 01導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通讀操作時讀操作時:QD QD 寫操作時

15、寫操作時:QD DQ 門控管門控管控制位線與數(shù)據(jù)線的連通控制位線與數(shù)據(jù)線的連通1MOS管為管為簡化畫法簡化畫法VDDVGGDD1. 六管六管 NMOS 存儲單元存儲單元VDDVGG1導(dǎo)通導(dǎo)通0截止截止0截止截止1導(dǎo)通導(dǎo)通特點：特點： 斷電后數(shù)據(jù)丟失斷電后數(shù)據(jù)丟失2. 六管六管 CMOS 存儲單元存儲單元VDDDDNP特點：特點： PMOS 作作 NMOS負載，功耗極小，可負載，功耗極小，可在交流電源斷電后在交流電源斷電后,靠靠電池保持存儲數(shù)據(jù)電池保持存儲數(shù)據(jù).(二二) 動態(tài)存儲單元動態(tài)存儲單元1. 四管動態(tài)存儲單元四管動態(tài)存儲單元 控制控制對位線的預(yù)充電對位線的預(yù)充電VDD存儲單元存儲單元DD

16、CBCB預(yù)充脈沖預(yù)充脈沖C1C2導(dǎo)導(dǎo)通通截截止止 門控管門控管控制存儲單元控制存儲單元與位線的連通與位線的連通 門控管門控管控制位線與數(shù)控制位線與數(shù)據(jù)線的連通據(jù)線的連通1若無若無預(yù)充電，在預(yù)充電，在“讀讀”過程中過程中 C1 存儲的電荷有所損存儲的電荷有所損失，使數(shù)據(jù)失，使數(shù)據(jù) “1”被破壞，而預(yù)充電則起到給被破壞，而預(yù)充電則起到給 C1 補補充電荷的作用，即進行一次充電荷的作用，即進行一次刷新刷新。2. 三管動態(tài)存儲單元三管動態(tài)存儲單元CBVDDC先使讀位線預(yù)充電到高電平先使讀位線預(yù)充電到高電平當讀字線為高電平時當讀字線為高電平時 T3 導(dǎo)通導(dǎo)通若若 C 上上存有電荷存有電荷 (1)使使 T

17、2 導(dǎo)通導(dǎo)通, 則則 CB 放電放電, 使使讀位變?yōu)榈碗娖阶x位變?yōu)榈碗娖?(0)若若 C 上上沒有電荷沒有電荷 (0)使使 T2 截止截止, 則則 CB 不不放電放電, 使讀位線保持高電平使讀位線保持高電平 (1)當寫字線為高電平時當寫字線為高電平時 T1 導(dǎo)通導(dǎo)通將輸入信號送至寫位線，則將信息存儲于將輸入信號送至寫位線，則將信息存儲于 C 中中三、三、RAM 容量的擴展容量的擴展(一一) 位擴展位擴展地址線、讀地址線、讀/寫控制線、片選線寫控制線、片選線并聯(lián)并聯(lián)輸入輸入/ 輸出輸出線分開使用線分開使用如：用如：用 8 片片 1024 1 位位 RAM 擴展為擴展為 1024 8 位位 RAMI / O(0)A0A1 A9R/WCSI / O(1)A0A1A9 R/WCSI / O(7)A0A