CH2 8086系統(tǒng)結(jié)構(gòu) (1)

1、1第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2.1 8086-CPU2.1 8086-CPU結(jié)構(gòu)結(jié)構(gòu)2.2 2.2 8086-CPU8086-CPU的引腳功能和系統(tǒng)配置的引腳功能和系統(tǒng)配置2.3 80862.3 8086存儲(chǔ)器存儲(chǔ)器管理管理2.4 80862.4 8086- -CPUCPU時(shí)序時(shí)序2.5 2.5 本章小結(jié)本章小結(jié)2第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24第二章第二章 8086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)本章學(xué)習(xí)重點(diǎn)本章學(xué)習(xí)重點(diǎn)1、8086-CPU構(gòu)成，構(gòu)成，EU、BIU2、

2、8086最小工作方式配置最小工作方式配置3、分段結(jié)構(gòu)和地址形成、分段結(jié)構(gòu)和地址形成4、分段、分段存儲(chǔ)、分段存儲(chǔ)、分段尋址過程尋址過程5、三總線外特性三總線外特性3第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:242.1 8086-CPU結(jié)構(gòu)結(jié)構(gòu)一、一、Intel 8086-CPU主要性能主要性能n 數(shù)據(jù)總線：數(shù)據(jù)總線：16位內(nèi)部位內(nèi)部DB，16位外部位外部DBn 地址總線：地址總線：20位位n 內(nèi)存空間：內(nèi)存空間：CPU可直接尋址可直接尋址1MB內(nèi)存空間內(nèi)存空間n 端口地址線：端口地址線：16位位n 時(shí)鐘頻率：時(shí)鐘頻率：5MHz、 8MHz、 10MHzn 工作模式：

3、單處理器工作模式、多處理器工作模式工作模式：?jiǎn)翁幚砥鞴ぷ髂Ｊ?、多處理器工作模式n 指令流隊(duì)列：（指令流隊(duì)列：（流水線工作方式）：取指令、執(zhí)行指流水線工作方式）：取指令、執(zhí)行指 令令并行并行進(jìn)行。進(jìn)行。n 兼容性：與兼容性：與8080、8085兼容兼容220=1M4第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24二、二、8086-CPU8086-CPU基本結(jié)構(gòu)基本結(jié)構(gòu)PSW5第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24執(zhí)行單元（執(zhí)行單元（EUEU）總線接口單元（總線接口單元（BIUBIU）三、三、8086-CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) （

4、教材（教材P22 圖圖2-1 ）6第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24負(fù)責(zé)指令的執(zhí)行負(fù)責(zé)指令的執(zhí)行從指令流隊(duì)列中取指從指令流隊(duì)列中取指令、分析指令和執(zhí)行令、分析指令和執(zhí)行指令指令n 8086-CPU 8086-CPU內(nèi)部按功能可分為兩部分：內(nèi)部按功能可分為兩部分：BIUBIU、EUEU負(fù)責(zé)與負(fù)責(zé)與M M和和I/OI/O設(shè)備接設(shè)備接口，地址形成、取指口，地址形成、取指令送令送EUEU指令流隊(duì)列排指令流隊(duì)列排隊(duì)、讀隊(duì)、讀/ /寫操作數(shù)、總寫操作數(shù)、總線控制線控制1 1、BIU BIU （總線接口單元）（總線接口單元）2 2、EU EU （執(zhí)行單元）（執(zhí)行單元

5、） 總線控制邏輯總線控制邏輯 指令指針寄存器指令指針寄存器IPIP 段寄存器段寄存器 地址加法器地址加法器 指令流隊(duì)列指令流隊(duì)列 算術(shù)邏輯單元（算術(shù)邏輯單元（ALUALU） EU EU控制電路控制電路 寄存器組寄存器組主要功能主要功能主要部件主要部件主要功能主要功能主要部件主要部件7第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24 80868086EUEUBIUBIUBUSBUS取指取指1忙忙取指取指2忙忙執(zhí)指執(zhí)指1取指取指3忙忙執(zhí)指執(zhí)指2取指取指4忙忙執(zhí)指執(zhí)指3取指取指5忙忙執(zhí)指執(zhí)指4ttt執(zhí)指執(zhí)指5忙忙n 指令流水線結(jié)構(gòu)指令流水線結(jié)構(gòu) 指令指令的的讀取讀取與與執(zhí)

6、行執(zhí)行分別由分別由BIUBIU和和EUEU兩部件完成兩部件完成， 二者二者既獨(dú)立又相互配合既獨(dú)立又相互配合 并行并行工作。工作。優(yōu)優(yōu)點(diǎn)點(diǎn)n 減少減少CPUCPU為取指令的等待時(shí)間，提高為取指令的等待時(shí)間，提高CPUCPU效率效率n 取指令與執(zhí)行指令并行，降低對(duì)取指令與執(zhí)行指令并行，降低對(duì)M M存取速度要求存取速度要求8第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24三、主要功能部件三、主要功能部件1、指令流隊(duì)列（、指令流隊(duì)列（queue）是一個(gè)內(nèi)部是一個(gè)內(nèi)部RAMRAM陣列，類似先進(jìn)先出的棧陣列，類似先進(jìn)先出的棧（StackStack）8086-CPU8086-CP

7、U最多在指令流隊(duì)列中保存最多在指令流隊(duì)列中保存6 6個(gè)指令字節(jié)個(gè)指令字節(jié)目的：在執(zhí)行指令的同時(shí)可以取指令，加快程序執(zhí)行速度目的：在執(zhí)行指令的同時(shí)可以取指令，加快程序執(zhí)行速度u狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征 6 6個(gè)狀態(tài)標(biāo)志位個(gè)狀態(tài)標(biāo)志位(CF(CF，PFPF，AFAF，ZFZF，SFSF，OF)OF)u控制標(biāo)志：控制某些特殊操作控制標(biāo)志：控制某些特殊操作 3 3個(gè)控制標(biāo)志位個(gè)控制標(biāo)志位(TF(TF，IFIF，DF)DF)2 2、標(biāo)志、標(biāo)志位位寄存器寄存器（PSWPSW）（）（FLAGFLAG）9第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:2

8、4n 標(biāo)志標(biāo)志位寄存器位寄存器PSW具體含義具體含義進(jìn)位標(biāo)志進(jìn)位標(biāo)志奇偶校驗(yàn)標(biāo)志奇偶校驗(yàn)標(biāo)志輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志全零標(biāo)志全零標(biāo)志符號(hào)標(biāo)志符號(hào)標(biāo)志溢出標(biāo)志溢出標(biāo)志方向標(biāo)志方向標(biāo)志中斷標(biāo)志中斷標(biāo)志陷阱標(biāo)志陷阱標(biāo)志10第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24C C 進(jìn)位標(biāo)志進(jìn)位標(biāo)志 ALU ALU進(jìn)行算術(shù)運(yùn)算時(shí)，反映運(yùn)算結(jié)果最高位有無進(jìn)位進(jìn)行算術(shù)運(yùn)算時(shí)，反映運(yùn)算結(jié)果最高位有無進(jìn)位/ /借位。借位。 C =“0” C =“0” 無進(jìn)位無進(jìn)位/ /借位借位 NC NC （匯編語言符號(hào)）（匯編語言符號(hào)） C =“1” C =“1” 有進(jìn)位有進(jìn)位/ /借位借位 C C

9、P P 奇偶標(biāo)志奇偶標(biāo)志 邏輯運(yùn)算時(shí)，邏輯運(yùn)算時(shí)，P P反映反映ALUALU運(yùn)算結(jié)果運(yùn)算結(jié)果“1 1”的個(gè)數(shù)的奇偶性。的個(gè)數(shù)的奇偶性。 P = P = “0 0” ” 奇數(shù)個(gè)奇數(shù)個(gè)1 1 POPO P = P = “1 1” ” 偶數(shù)個(gè)偶數(shù)個(gè)1 1 PE PE A A 輔助進(jìn)位標(biāo)志，輔助進(jìn)位標(biāo)志，Ac Ac A A位反映位反映ALUALU進(jìn)行算術(shù)運(yùn)算時(shí)，進(jìn)行算術(shù)運(yùn)算時(shí)，D3D3向向D4D4是否有無進(jìn)位是否有無進(jìn)位/ /借位。借位。 A =“0” A =“0” 無進(jìn)位無進(jìn)位/ /借位借位 A =“1” A =“1” 有進(jìn)位有進(jìn)位/ /借位借位 A A位通常供位通常供CPUCPU內(nèi)部調(diào)整用內(nèi)部調(diào)整

10、用 n 狀態(tài)狀態(tài)標(biāo)志位的名稱和標(biāo)志位的名稱和定義定義（Carry Carry ）（ParityParity）(Odd)(Odd)(Even)(Even)（Auxiliary Carry）11第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24Z Z 全零標(biāo)志全零標(biāo)志 ALU ALU運(yùn)算結(jié)果是否為零，適用于算術(shù)、邏輯運(yùn)算。運(yùn)算結(jié)果是否為零，適用于算術(shù)、邏輯運(yùn)算。 Z =“0” Z =“0” 結(jié)果不為零結(jié)果不為零 NZNZ Z =“1” Z =“1” 有進(jìn)位有進(jìn)位/ /借位借位 Z ZS S 符號(hào)標(biāo)志符號(hào)標(biāo)志 ALU ALU運(yùn)算結(jié)果最高位。運(yùn)算結(jié)果最高位。 S = S =

11、“0 0” ” 結(jié)果為正結(jié)果為正 NSNS S = S = “1 1” ” 結(jié)果為負(fù)結(jié)果為負(fù) S SO O 溢出標(biāo)志溢出標(biāo)志 判斷帶符號(hào)數(shù)加減運(yùn)算結(jié)果是否溢出。判斷帶符號(hào)數(shù)加減運(yùn)算結(jié)果是否溢出。 O =“0” O =“0” 溢出溢出 NONO O =“1” O =“1” 不溢出不溢出 O O 無符號(hào)數(shù)溢出判斷用無符號(hào)數(shù)溢出判斷用C C標(biāo)志。標(biāo)志。 n 狀態(tài)狀態(tài)標(biāo)志位的名稱和標(biāo)志位的名稱和定義定義 （續(xù)前）（續(xù)前） （Zero Zero ）（SignSign）（OverflowOverflow）12第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n 控制標(biāo)志控制標(biāo)志位

12、的名稱和位的名稱和定義定義T T 單步標(biāo)志、陷阱標(biāo)志單步標(biāo)志、陷阱標(biāo)志 T=1 T=1可使微處理器進(jìn)入跟蹤方式，即單步調(diào)試狀態(tài)?？墒刮⑻幚砥鬟M(jìn)入跟蹤方式，即單步調(diào)試狀態(tài)。 I I 中斷允許標(biāo)志中斷允許標(biāo)志 用來控制用來控制CPUCPU是否允許響應(yīng)可屏蔽中斷。是否允許響應(yīng)可屏蔽中斷。 I = I = “0 0” ” 表示不允許表示不允許CPUCPU響應(yīng)可屏蔽中斷響應(yīng)可屏蔽中斷 I = I = “1 1” ” 表示允許表示允許CPUCPU響應(yīng)可屏蔽中斷。響應(yīng)可屏蔽中斷。 可用指令置位和復(fù)位可用指令置位和復(fù)位D D 方向標(biāo)志方向標(biāo)志 用于指定字符串處理指令的步進(jìn)方向。用于指定字符串處理指令的步進(jìn)方向

13、。 D =“0” D =“0” 遞增方向遞增方向 低地址向高地址方向進(jìn)行低地址向高地址方向進(jìn)行 D =“1” D =“1” 遞減方向遞減方向 高地址向低地址方向進(jìn)行高地址向低地址方向進(jìn)行 可用指令置位和復(fù)位可用指令置位和復(fù)位 （Trap Trap ）（Interrupt EnableInterrupt Enable）（DirectionDirection）13第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n 寄存器：用于存放運(yùn)算過程中所需要操作數(shù)寄存器：用于存放運(yùn)算過程中所需要操作數(shù)地址地址、操作數(shù)操作數(shù) 及及中間結(jié)果中間結(jié)果；n 特點(diǎn)：在特點(diǎn)：在CPU內(nèi)部；內(nèi)部

14、； 存取速度比存儲(chǔ)器快得多；存取速度比存儲(chǔ)器快得多； 容量??；容量小；n 8086-CPU內(nèi)部有內(nèi)部有4組組16位寄存器。位寄存器。3 3、寄存器陣列、寄存器陣列 （Register RankRegister Rank）14第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24目的變址寄存器 Destination IndexAX 累加器 AccumulatorBX 基數(shù)寄存器BaseCX 計(jì)數(shù)寄存器CountDX 數(shù)據(jù)寄存器DataBL數(shù)據(jù)段寄存器Data Segment附加段寄存器Extra Segment堆棧段寄存器Stack Segment代碼段寄存器Code S

15、egment狀態(tài)標(biāo)志寄存器Program Status Word指令指針寄存器Instruction Pointer變址寄存器段寄存器控制寄存器通用寄存器源變址寄存器 Source Index基址指針寄存器 Base Pointer堆棧指針寄存器 Stack Pointer指針寄存器數(shù)據(jù)寄存器8086-CPU 寄存器組寄存器組15第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24（1）通用寄存器組n 常用來存放參與運(yùn)算的操作數(shù)或運(yùn)算結(jié)果n 特殊用途見 P25表2-1 16第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24（2）指針和變址寄存器

16、n 可可作通用寄存器，存放一般操作數(shù)或運(yùn)算作通用寄存器，存放一般操作數(shù)或運(yùn)算結(jié)果結(jié)果n 作作指針和變址寄存器，用于存放某指針和變址寄存器，用于存放某段內(nèi)偏移量（段內(nèi)偏移量（offset）17第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24（3）段寄存器n 用于存放邏輯段的段用于存放邏輯段的段基地址（首地址）基地址（首地址）18第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24（4）指令指針和標(biāo)志位寄存器n IP存放下一條指令在現(xiàn)行代碼段中的偏移地址存放下一條指令在現(xiàn)行代碼段中的偏移地址n PSW用來存放運(yùn)算結(jié)果的特征，常用作后續(xù)用來存放運(yùn)算

17、結(jié)果的特征，常用作后續(xù)條件轉(zhuǎn)移條件轉(zhuǎn)移 指令指令的轉(zhuǎn)移控制條件。的轉(zhuǎn)移控制條件。19第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:242.2 8086-CPU的引腳功能和系統(tǒng)配置1、8086-CPU芯片：40引腳、雙列直插式封裝、由于工藝限制， 部分引腳采用分時(shí)復(fù)用技術(shù)；2、8086CPU有兩種工作模式：n最小模式：只有8086-CPU一個(gè)處理器（單機(jī)系統(tǒng)）n最大模式：有兩個(gè)或多個(gè)微處理器，系統(tǒng)中所需要的控制信號(hào)由總線控制器8288提供（多機(jī)系統(tǒng)）一、概述一、概述20第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24二、二、8086-CPU引

18、腳引腳定義定義21第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:248086 CLKMX/MNRESETREADYALEBHE-ADAD1916S6S3150AD ADDENRDTIOMWRRDHOLDHLDAINTRINTA時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器+5v 地址鎖存器地址鎖存器 38282 OE 總線收發(fā)器總線收發(fā)器OE28286 T2016地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線8086 8086 最小方式最小方式系統(tǒng)系統(tǒng)( (最小模式最小模式) )的的基本配置基本配置STB BHE22第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24

19、三、引腳信號(hào)功能三、引腳信號(hào)功能1、AD15-0 低低16位位 地址地址/數(shù)據(jù)分時(shí)復(fù)用數(shù)據(jù)分時(shí)復(fù)用 （ 雙向、三態(tài)）雙向、三態(tài)） 采用分時(shí)方式傳送地址或數(shù)據(jù)的復(fù)用引腳采用分時(shí)方式傳送地址或數(shù)據(jù)的復(fù)用引腳若把完成一次輸入若把完成一次輸入/ /輸出操作稱為總線周期輸出操作稱為總線周期T1T3T1： 當(dāng)當(dāng)ALE（Address Latch Enable）有效時(shí)，）有效時(shí)， AD15-0 鎖存到地址鎖存到地址 鎖存器中，用來輸出要訪問的存儲(chǔ)單元或鎖存器中，用來輸出要訪問的存儲(chǔ)單元或I/OI/O端口的地端口的地1616位地址；位地址；T2T3：ALE無效，寫周期：輸出數(shù)據(jù)，無效，寫周期：輸出數(shù)據(jù)， D1

20、5-0 讀周期：呈高阻狀態(tài)。讀周期：呈高阻狀態(tài)。2、A19/S6 A16/S3 地址地址/狀態(tài)復(fù)用狀態(tài)復(fù)用 （ 三態(tài)、輸出）三態(tài)、輸出） 在總線周期的在總線周期的T1，用來輸出，用來輸出 A19-16在其它時(shí)鐘周期，用來輸出狀態(tài)信息在其它時(shí)鐘周期，用來輸出狀態(tài)信息（有關(guān)狀態(tài)，自己看）（有關(guān)狀態(tài)，自己看）23第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24（1 1）系統(tǒng)控制線（）系統(tǒng)控制線（CPUCPU輸出）（輸出）（7 7） （2 2）CPUCPU控制信號(hào)（輸入控制信號(hào)（輸入CPUCPU）（）（5 5） （3 3）中斷處理信號(hào)）中斷處理信號(hào)（3 3） （4 4）總線

21、控制信號(hào)總線控制信號(hào)（DMADMA方式）（方式）（2 2） 3、控制信號(hào)、控制信號(hào)M/IO、ALE、BHE、RD、WR、DT/R、DEN RESET、CLK、READY、TEST、MN/MXNMI、INTR、INTAHOLD、HLDA24第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24四、四、80868086系統(tǒng)配置系統(tǒng)配置1 1、系統(tǒng)配置方式、系統(tǒng)配置方式n 最小模式、最大模式最小模式、最大模式2 2、系統(tǒng)配置特點(diǎn)、系統(tǒng)配置特點(diǎn)n 最小模式最小模式是單機(jī)系統(tǒng)。系統(tǒng)中所需要的控制信號(hào)全部由是單機(jī)系統(tǒng)。系統(tǒng)中所需要的控制信號(hào)全部由8086-CPU8086-CPU本本

22、身直接提供。身直接提供。n 最大模式最大模式可構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)中所需要的控制信號(hào)由總線控可構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)中所需要的控制信號(hào)由總線控 制器制器82888288提供。提供。 8086-CPU8086-CPU構(gòu)成的最小模式的基本配置，除了存儲(chǔ)器、構(gòu)成的最小模式的基本配置，除了存儲(chǔ)器、I IO O接口芯片接口芯片外，還要加入：外，還要加入：n1 1片片8284A8284A，構(gòu)成時(shí)鐘發(fā)生器，構(gòu)成時(shí)鐘發(fā)生器n3 3片片8282/82838282/8283或或74LS37374LS373，作為地址鎖存器，作為地址鎖存器 解決引腳分時(shí)復(fù)用問題解決引腳分時(shí)復(fù)用問題n2 2片片8288286 6 /

23、 /82878287或或74LS245 74LS245 ，作為雙向數(shù)據(jù)總線收發(fā)器，作為雙向數(shù)據(jù)總線收發(fā)器 增強(qiáng)增強(qiáng)CPUCPU總線驅(qū)動(dòng)能力總線驅(qū)動(dòng)能力3 3、最小、最小模式系統(tǒng)模式系統(tǒng)25第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:244 4、8086-CPU8086-CPU構(gòu)成的最小模式的典型配置構(gòu)成的最小模式的典型配置26第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24u具有三態(tài)緩沖功能的具有三態(tài)緩沖功能的8 8位數(shù)據(jù)鎖存器；位數(shù)據(jù)鎖存器； u82828282的輸入和輸出信號(hào)同相的輸入和輸出信號(hào)同相(8283(8283反相反相) )。

24、（1）地址）地址鎖存器鎖存器8282/8283課下自學(xué)有關(guān)器件（接口芯片）課下自學(xué)有關(guān)器件（接口芯片）自學(xué)自學(xué)27第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24u三態(tài)三態(tài)8 8位雙向數(shù)據(jù)收發(fā)器，可增加驅(qū)動(dòng)能力；位雙向數(shù)據(jù)收發(fā)器，可增加驅(qū)動(dòng)能力；u82868286數(shù)據(jù)輸入與輸出同相數(shù)據(jù)輸入與輸出同相(8287(8287反相反相) )。（2）雙向）雙向數(shù)據(jù)總線收發(fā)器數(shù)據(jù)總線收發(fā)器8286/8287自學(xué)自學(xué)28第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24u產(chǎn)生產(chǎn)生CLKCLK信號(hào)，做信號(hào)，做CPUCPU內(nèi)部和外部的時(shí)間基準(zhǔn)信號(hào)內(nèi)部和外部的

25、時(shí)間基準(zhǔn)信號(hào)（3）時(shí)鐘發(fā)生器）時(shí)鐘發(fā)生器8284自學(xué)自學(xué)29第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:242.3 8086存儲(chǔ)器管理存儲(chǔ)器管理一一、80868086存儲(chǔ)器組織及其尋址存儲(chǔ)器組織及其尋址回顧最小回顧最小工作方式工作方式地址線地址線A19-0 尋址范圍：尋址范圍：00000H FFFFFH，220 = 1Mbyte線性空間線性空間00000HD7 D0220-1FFFFFH0問題問題CPUCPU怎么去找到怎么去找到M M中某個(gè)具體單元呢？中某個(gè)具體單元呢？如：如：MOV AL，34567HCPU發(fā)讀指令，根據(jù)指令中的發(fā)讀指令，根據(jù)指令中的地址編號(hào)（地址

26、編號(hào)（20位二進(jìn)制編碼）位二進(jìn)制編碼）8DH AL用用20位寄存器（指針）存放地址編碼位寄存器（指針）存放地址編碼沒有沒有2020位寄存位寄存器，只有器，只有1616位位？30第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24分段管理的原因：分段管理的原因：80868086系統(tǒng)有系統(tǒng)有2020根地址線可尋址根地址線可尋址1MB1MB內(nèi)存空間，即需要內(nèi)存空間，即需要2020位位的物理地址，但的物理地址，但CPUCPU內(nèi)部寄存器只有內(nèi)部寄存器只有1616位（只能尋址位（只能尋址64K64K字節(jié)）。為擴(kuò)大字節(jié)）。為擴(kuò)大尋址范圍，所以采取存儲(chǔ)器的分段管理。尋址范圍，所以采取存

27、儲(chǔ)器的分段管理。n存儲(chǔ)器分段結(jié)構(gòu)存儲(chǔ)器分段結(jié)構(gòu)復(fù)習(xí)復(fù)習(xí)CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)CPUCPU中有多個(gè)中有多個(gè)1616位寄存器，有位寄存器，有4 4個(gè)個(gè)1616位段寄存器（位段寄存器（CSCS、SSSS、DSDS、ESES）00000HD7 D0220-1FFFFFH0216 = 64K， 64K16 = 1Mbyte馮馮諾依曼理論：諾依曼理論：程序與數(shù)據(jù)分開存放程序與數(shù)據(jù)分開存放代碼段：代碼段：CS數(shù)據(jù)段：數(shù)據(jù)段：DS、ES堆棧段：堆棧段：SS16位位寄存器寄存器31第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n分段基本思路分段基本思路 1MB存儲(chǔ)空間分成多個(gè)邏輯空

28、間，每一個(gè)邏輯空間是存儲(chǔ)器中可獨(dú)立尋址的一個(gè)邏輯單位，稱邏輯段，每個(gè)段的長(zhǎng)度最大64K字節(jié)。n 實(shí)際分段思路實(shí)際分段思路 為了適應(yīng)多任務(wù)要求，分成16個(gè)段 不靈活。為了提高存儲(chǔ)器效率，每 段大小空間可靈活設(shè)置，也可以實(shí) 現(xiàn)段重疊。n 若能夠設(shè)定段的首地址就更加方便靈活，若能夠設(shè)定段的首地址就更加方便靈活， 可以提高存儲(chǔ)器使用效率。可以提高存儲(chǔ)器使用效率。？思考思考16位段寄存器如何表示位段寄存器如何表示20位段首地址位段首地址32第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24是一個(gè)能被是一個(gè)能被16整除的整除的20位地址位地址n 每個(gè)段首地址每個(gè)段首地址 最低最低

29、4位為位為 0000B 如：如：01111100110111110000B最低最低1位為位為 0H 如：如：7CDF0Hn 段首地址的高段首地址的高16位稱為位稱為段地址段地址、段基址段基址、段首址段首址n 四個(gè)段地址分別存放在四個(gè)段寄存器中：四個(gè)段地址分別存放在四個(gè)段寄存器中：CS DS SS ES幾個(gè)術(shù)語幾個(gè)術(shù)語（1 1）有效段地址）有效段地址 能被能被1616整除的整除的2020位存儲(chǔ)器地址。每隔位存儲(chǔ)器地址。每隔1616個(gè)單元就有一個(gè)個(gè)單元就有一個(gè) 有效段地址。有效段地址。（2 2）物理地址）物理地址 任一任一2020位的實(shí)際地址編碼，也稱為內(nèi)存單元的物理地址。位的實(shí)際地址編碼，也稱為

30、內(nèi)存單元的物理地址。 （真實(shí)地址）（真實(shí)地址）（3 3）偏移地址）偏移地址 每段最大每段最大64K64K，故段內(nèi)任一存儲(chǔ)單元地址可用相對(duì)于段首，故段內(nèi)任一存儲(chǔ)單元地址可用相對(duì)于段首 址的址的1616位偏移量來表示。位偏移量來表示。33第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n邏輯地址：邏輯地址：存儲(chǔ)器的任一個(gè)邏輯地址由段基址和偏移地址組成存儲(chǔ)器的任一個(gè)邏輯地址由段基址和偏移地址組成 ，程序設(shè)計(jì)程序設(shè)計(jì)時(shí)采用。時(shí)采用。 如如 段地址：偏移地址段地址：偏移地址 17BC:FE3617BC:FE36n物理地址：物理地址：存儲(chǔ)器的絕對(duì)地址，從存儲(chǔ)器的絕對(duì)地址，從00

31、000 00000 FFFFFHFFFFFH，它是由邏輯，它是由邏輯 地址變換而來。地址變換而來。 即：即：物理地址物理地址= =段基址段基址16 + 16 + 偏移地址。偏移地址。放在段寄存器中放在段寄存器中的地址（的地址（CSCS、DSDS、ESES、SSSS）從段地址開始的相對(duì)偏移位從段地址開始的相對(duì)偏移位置（放在指令指針寄存器置（放在指令指針寄存器IPIP、1616位通用寄存器位通用寄存器中或指令直中或指令直接給出）接給出）二、物理地址的形成二、物理地址的形成34第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n用用BIUBIU中的中的2020位位地址加法器

32、地址加法器來實(shí)現(xiàn)來實(shí)現(xiàn)nCPUCPU訪問內(nèi)存時(shí)，段寄存器的內(nèi)容訪問內(nèi)存時(shí)，段寄存器的內(nèi)容( (段基址段基址) )自動(dòng)左移自動(dòng)左移4 4位位( (二進(jìn)制二進(jìn)制) )，與段內(nèi)與段內(nèi)1616位地址偏移量相加，形位地址偏移量相加，形成成2020位的物理地址；位的物理地址；n物理地址形成過程物理地址形成過程00000000段基址段基址1616位位偏移地址偏移地址1616位位地址加法器地址加法器物理地址物理地址2020位位64K17BC0H17BC0H（段首址）（段首址）279F6H279F6H27BBFH27BBFH（段末址）（段末址）17BC偏移地址偏移地址offset35第第2 2章章 808680

33、86系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24三、分段存儲(chǔ)和分段尋址三、分段存儲(chǔ)和分段尋址1、分段存儲(chǔ)、分段存儲(chǔ) 存儲(chǔ)信息：程序指令，數(shù)據(jù)、系統(tǒng)狀態(tài)。存儲(chǔ)信息：程序指令，數(shù)據(jù)、系統(tǒng)狀態(tài)。存儲(chǔ)器空間按信息特征進(jìn)行分段存儲(chǔ)，為了尋址和操作方便。一般分段：程序段、數(shù)據(jù)段、堆棧段。一般分段：程序段、數(shù)據(jù)段、堆棧段。程序區(qū)：存儲(chǔ)程序的指令代碼程序區(qū)：存儲(chǔ)程序的指令代碼 CSCS代碼段基址代碼段基址數(shù)據(jù)區(qū)：存儲(chǔ)原始數(shù)據(jù)，中間結(jié)果數(shù)據(jù)區(qū)：存儲(chǔ)原始數(shù)據(jù)，中間結(jié)果 DSDS數(shù)據(jù)段基址數(shù)據(jù)段基址 和最后結(jié)果和最后結(jié)果 ESES附加段基址附加段基址堆棧區(qū)：存儲(chǔ)壓入堆棧的系統(tǒng)堆棧區(qū)：存儲(chǔ)壓入堆棧的系統(tǒng) SSSS堆棧

34、段基址堆棧段基址 有關(guān)數(shù)據(jù)或狀態(tài)信息有關(guān)數(shù)據(jù)或狀態(tài)信息36第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24段基址CSCS偏移地址IPIP段基址DSDS或ESESSISI，DIDI或BXBX段基址SSSSSPSP或BPBP代碼段數(shù)據(jù)段堆棧段訪問存儲(chǔ)器的操作類型不同， BIU所使用的邏輯地址來源也不同。2 2、分段尋址、分段尋址分段尋址分段尋址的的 優(yōu)優(yōu) 點(diǎn)點(diǎn)n 擴(kuò)展了尋址空間擴(kuò)展了尋址空間n 便于存儲(chǔ)器的讀寫操作便于存儲(chǔ)器的讀寫操作n 不同任務(wù)的程序代碼、數(shù)據(jù)和狀態(tài)分別存放在該任務(wù)所對(duì)不同任務(wù)的程序代碼、數(shù)據(jù)和狀態(tài)分別存放在該任務(wù)所對(duì) 應(yīng)的代碼段、數(shù)據(jù)段和堆棧段，便于

35、任務(wù)之間切換應(yīng)的代碼段、數(shù)據(jù)段和堆棧段，便于任務(wù)之間切換37第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n有邏輯地址 DS：DI1000H：2000H, 求物理地址n物理地址為： DS16 + DI = 1000H10H2000H = 12000Hn已知物理地址12345H，寫出兩組邏輯地址n 1000H：2345H 1234H：0005H 1001H：2335H 邏輯地址表示、物理地址形成示例邏輯地址表示、物理地址形成示例 例例1:1:38第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24 已知已知CS=1055H，DS=250AH，

36、ES=2EF0H, SS=8FF0H, ,數(shù)據(jù)段數(shù)據(jù)段有一操作數(shù)，其偏移地址有一操作數(shù)，其偏移地址=0204H， （1) 1) 畫出各段在內(nèi)存中的分布畫出各段在內(nèi)存中的分布 （2) 2) 指出各段首地址指出各段首地址 （3) 3) 該操作數(shù)的物理地址該操作數(shù)的物理地址= =？10550H250A0H2EF00H8FF00HSS CSDSES操作數(shù)操作數(shù)的物理地址為：的物理地址為：250AH10H + 0204H = 252A4H例例2:2:邏輯地址表示、物理地址形成示例（續(xù)前）邏輯地址表示、物理地址形成示例（續(xù)前） 解答：解答：各段分布及段首址見右圖所示；各段分布及段首址見右圖所示；39第第2

37、 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n8086系統(tǒng)中，1MB的存儲(chǔ)器空間分成兩個(gè)存儲(chǔ)體：偶地址庫和奇地址庫，各512KB，示意圖如下：四、四、8086存儲(chǔ)器的分體結(jié)構(gòu)存儲(chǔ)器的分體結(jié)構(gòu)1、分體結(jié)構(gòu)的概念、分體結(jié)構(gòu)的概念存儲(chǔ)器是按字節(jié)編碼的存儲(chǔ)器是按字節(jié)編碼的線性結(jié)構(gòu)，但線性結(jié)構(gòu)，但80868086最多最多可一次讀寫一個(gè)字可一次讀寫一個(gè)字40第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n偶地址庫偶地址庫與與8086數(shù)據(jù)線數(shù)據(jù)線低低8位相連，由位相連，由A0控制控制 奇地址庫奇地址庫與數(shù)據(jù)線與數(shù)據(jù)線高高8位相連，由位相連，由BHE控制

38、控制41第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24nA A0 0、BHEBHE功能組合如下表所示：功能組合如下表所示：42第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n數(shù)據(jù)的存儲(chǔ)與表示：數(shù)據(jù)的存儲(chǔ)與表示：n字節(jié)數(shù)據(jù)：字節(jié)數(shù)據(jù)：一個(gè)字節(jié)存儲(chǔ)一個(gè)單元；如存儲(chǔ)單元一個(gè)字節(jié)存儲(chǔ)一個(gè)單元；如存儲(chǔ)單元00100H 中的內(nèi)容為中的內(nèi)容為34H，可表示為：（，可表示為：（00100H）= 34Hn字?jǐn)?shù)據(jù)：字?jǐn)?shù)據(jù)：一個(gè)字存于相鄰兩個(gè)單元（小地址格式）；一個(gè)字存于相鄰兩個(gè)單元（小地址格式）； 如：（如：（00100H）= 1234H；（；（0010

39、3H）= 0152Hn一個(gè)字可以從偶地址開始存放（稱一個(gè)字可以從偶地址開始存放（稱規(guī)則字規(guī)則字），）， 也可以從奇地址開始存放（稱也可以從奇地址開始存放（稱非規(guī)則字非規(guī)則字） 。2、分體結(jié)構(gòu)的讀寫操作、分體結(jié)構(gòu)的讀寫操作AB670065CH0065DHAB670065CHAB670065FH00660H0065FHAB67規(guī)則字規(guī)則字非規(guī)則字非規(guī)則字43第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24n 8086CPU 訪問存儲(chǔ)器時(shí)，總是以字為單位進(jìn)行， 并 從偶地址開始。332211001000000（a）從偶地址開始讀一個(gè)字節(jié)）從偶地址開始讀一個(gè)字節(jié)332211

40、00100001110001（b）從奇地址開始讀一個(gè)字節(jié)）從奇地址開始讀一個(gè)字節(jié)44第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:24若字單元地址從偶地偶地址址開始，讀寫一個(gè)字只需訪問一次一次存儲(chǔ)器若字單元地址從奇地奇地址址開始，讀寫一個(gè)字需訪問兩次兩次存儲(chǔ)器3322110010000100022233（c）從偶地址開始讀一個(gè)字）從偶地址開始讀一個(gè)字3322110010000100012211（d）從奇地址開始讀一個(gè)字）從奇地址開始讀一個(gè)字n 分為一次讀寫或兩次讀寫分為一次讀寫或兩次讀寫45第第2 2章章 80868086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)2022-5-8 19:242.4 8086-CPU時(shí)序時(shí)序 想要了解指令的執(zhí)行過程，除了了解CPU內(nèi)部結(jié)構(gòu)外，還必須了解CPU時(shí)序。一、基本概念一、基本概念1、時(shí)序 芯片引腳在時(shí)鐘信號(hào)(從CLK接入)統(tǒng)一控制下，按一定的 時(shí)間順序發(fā)出有效信號(hào)，這個(gè)時(shí)間順序就是時(shí)序。2、時(shí)序圖 描述某一操作過程中芯片上有關(guān)引腳信號(hào)