微機原理與匯編語言第3章說課材料

1、http:/ yn)的存儲器可以根據(jù)存儲元件的性能、介質(zhì)和地位的不同進行分類。1按存儲所處的地位分（1）內(nèi)部寄存器組（2）主存儲器（3）輔助存儲器（4）高速緩沖存儲器第二頁，共34頁。http:/ 2按存儲介質(zhì)分 （1）半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。它的有關(guān)特性將在下節(jié)中詳細介紹。 （2）磁存儲器：用磁性材料組成的存儲器。它可分為磁芯存儲器和磁表面存儲器?，F(xiàn)在使用的軟盤、硬盤都是利用存儲器基質(zhì)表面的一層磁性介質(zhì)被磁化后的剩磁狀態(tài)來記錄(jl)數(shù)據(jù)的，故屬于磁表面存儲器。 （3）光存儲器：用光熱效應(yīng)或機械的方法在媒體上存儲信息的存儲器。根據(jù)媒體材料光學(xué)性質(zhì)（如反射率、偏振方向等）的變化

2、來表示所存儲的信息，可分為只讀型光盤、一次寫入型光盤和可讀寫型光盤。 第三頁，共34頁。http:/ Time），定義為從啟動一次存儲器操作，到完成該操作所經(jīng)歷的時間。另一個參數(shù)，這就是存儲周期TMC（Memory Cycle），把啟動兩次獨立的存儲器操作之間所需的最小時間間隔定義為存儲周期。第四頁，共34頁。http:/ Time Between Failures）來衡量。MTBF越長，可靠性越高。主存儲器常采用糾錯(ji cu)編碼技術(shù)來延長MTBF，從而提高可靠性。4性能/價格比這是一個綜合性指標，性能主要包括存儲容量、存儲速度和可靠性。對不同用途的存儲器有不同的要求，例如，對高速緩沖存

3、儲器主要要求存儲速度快，而對輔助存儲器主要要求存儲容量大。第五頁，共34頁。http:/ 0000 0000 0000 00000000 0000 0000 0000 00010000 0000 0000 0000 00100000 0000 0000 0000 00111111 1111 1111 1111 11101111 1111 1111 1111 1111第六頁，共34頁。http:/ 存儲器內(nèi)兩個連續(xù)的字節(jié)，定義為一個字。一個字中的每個字存儲器內(nèi)兩個連續(xù)的字節(jié)，定義為一個字。一個字中的每個字節(jié)，都有一個字節(jié)地址，每一個字的低字節(jié)（低節(jié)，都有一個字節(jié)地址，每一個字的低字節(jié)（低8 8位

4、）存放位）存放(cnfng)(cnfng)在低地址中，高字節(jié)（在低地址中，高字節(jié)（8 8位）存放位）存放(cnfng)(cnfng)在高地址中。在高地址中。字的地址指低字節(jié)的地址。各位的編號方法是最低位（字的地址指低字節(jié)的地址。各位的編號方法是最低位（LSBLSB）為位）為位0 0。一個字節(jié)中，最高位（一個字節(jié)中，最高位（MSBMSB）編號為位）編號為位7 7；一個字中最高位的編號為；一個字中最高位的編號為位位1515。這些約定如圖。這些約定如圖3.23.2所示。所示。 7 6543210765 43210地址N+1（高字節(jié)）地址N（低字節(jié)）字地址位號 15 14 13 12 11 10 9

5、8 76 543210第七頁，共34頁。http:/ CPU地址總線有20條，存儲器地址空間為1MB。但CPU內(nèi)部可以提供地址的寄存器BX、IP、SP、BP、SI和DI及算術(shù)邏輯運算單元ALU都是16位，只能(zh nn)直接處理16位地址，即尋址范圍為64KB，因此，擴大尋址范圍成為一個難題。8086 CPU巧妙地采用了地址分段方法，將尋址范圍擴大到1MB。在8086中，把1MB的存儲空間劃分成若干個邏輯段，每段最多為空間容量是64KB的存儲單元。各邏輯段的起始地址必須是能被16整除的地址，即段的起始地址的低4位二進制碼必須是0。一個段的起始地址的高16位被稱為該段的段地址（Segment

6、Address）。第八頁，共34頁。http:/ 任意相鄰的兩個段地址相距16個存儲單元。段內(nèi)一個存儲單元的地址，可用相對于段起始(q sh)地址的偏移量來表示，這個偏移量稱為段的偏移地址（Offset Address），也稱為有效地址EA（Effective Address）。偏移地址也是16位的，所以，一個段最大可以包括一個64KB的存儲空間。由于相鄰兩個段地址只相距16個單元，所以段與段是互相覆蓋的，如圖3.3所示。第九頁，共34頁。http:/ Address），物理地址(dzh)就是存儲單元的實際地址(dzh)編碼。在CPU與存儲器之間進行任何信息交換時，需要利用物理地址(dzh)來

7、查找所需要訪問的存儲單元。邏輯地址(dzh)（Logic Address）由段地址(dzh)和偏移地址(dzh)兩部分組成。段地址(dzh)和偏移地址(dzh)都是無符號的16位二進制數(shù)，常用4位十六進制數(shù)表示。邏輯地址(dzh)的表示格式為：段地址(dzh)：偏移地址(dzh)。例如2100：0600H表示段地址(dzh)為2100H，偏移地址(dzh)為0600H。上述格式中的段地址(dzh)有時用段寄存器代替。理解了邏輯地址(dzh)，不難得出它對應(yīng)的物理地址(dzh)為：物理地址(dzh)段地址(dzh)10H偏移地址(dzh)因此2100：0600H的物理地址(dzh)為21600H

8、。在訪問存儲器時，段地址(dzh)總是由段寄存器提供的。如前所述，8086微處理器的BIU單元內(nèi)設(shè)有4個段寄存器（CS、DS、SS、ES），所以CPU可通過這4個段寄存器來訪問4個不同的段。用程序?qū)Χ渭拇嫫鞯膬?nèi)容進行修改，可實現(xiàn)訪問所有的段。第十頁，共34頁。http:/ cn)儲器的基本結(jié)構(gòu)計算機系統(tǒng)中內(nèi)存(ni cn)儲器的基本結(jié)構(gòu)如圖3.5所示，圖中顯示出了內(nèi)存(ni cn)與CPU的連接，內(nèi)部信息的流通是按下述過程進行的。第十一頁，共34頁。http:/ 1按制造工藝(gngy)分 （1）雙極（Bipolar）型 雙極型存儲器是用TTL（Transistor-Transistor Lo

9、gic，晶體管晶體管邏輯）電路制成的存儲器，其特點是工作速度快，功耗不大，但集成度較低，因此計算機中的高速緩存（Cache）常采用雙極型存儲器。 （2）金屬氧化物半導(dǎo)體（Metal-Oxide-Semiconductor）型 單極型存儲器是用MOS電路制成的存儲器，其特點是集成度高、功耗低、低格便宜，而且隨著半導(dǎo)體集成工藝(gngy)和技術(shù)的長足進展，目前MOS存儲器的工作速度也可以與雙極型TTL存儲器媲美。單極型存儲器通常稱為MOS存儲器。第十二頁，共34頁。http:/ Access Memory）隨機存取存儲器也稱隨機存儲器或讀寫存儲器。顧名思義，對這種存儲器，信息可以隨時寫入或讀出。一

10、般的RAM芯片，掉電時，信息將會丟失；但目前有些RAM芯片，內(nèi)部帶有電池，掉電后信息亦不丟失，稱為非易失的或“不揮發(fā)”的RAM（NVRAM）。微機系統(tǒng)中大量(dling)使用MOS型的RAM芯片，根據(jù)它的結(jié)構(gòu)和功能，又可分為兩種類型。靜態(tài)（Static）RAM，即SRAM。 動態(tài)（Dynamic）RAM，即DRAM。 第十三頁，共34頁。http:/ Only Memory） 這類存儲器中的信息，在正常工作狀態(tài)(zhungti)下只能讀出，不能寫入。一般用它來存放固定的程序或數(shù)據(jù)。通過工廠的制造環(huán)節(jié)，或采用特殊的編程方法可將信息寫入ROM芯片，并能長期加以保存、掉電亦不丟失。所以，ROM屬于非

11、易失性存儲器件。常用的類型包括如下。 掩膜式（Masked）ROM，簡稱ROM。 可編程（Programmable）ROM，即PROM。 可擦除（Erasable）PROM，即EPROM。 電可擦除（Electrically Erasable）PROM，即EEPROM，也稱E2PROM。第十四頁，共34頁。http:/ 3.3.2隨機存取存儲器RAM 1靜態(tài)MOS存儲電路 如下圖所示是靜態(tài)RAM的基本存儲電路，它是用來(yn li)存儲1位二進制信息（“0”或“1”），是組成存儲器的基礎(chǔ)。在基本存儲電路中，T1、T3及T2、T4兩個NMOS反相交叉耦合組成雙穩(wěn)態(tài)觸發(fā)器電路。其中T3、T4為負載

12、管，T1、T2為反相管，T5、T6為選通管。T1和T2的狀態(tài)決定了存儲的1位二進制信息。這對交叉耦合晶體管的工作狀態(tài)是：當一個晶體管導(dǎo)通時，另一個就截止；反之亦然。假設(shè)T1導(dǎo)通，T2截止時的狀態(tài)代表“1”；相反的狀態(tài)即T2導(dǎo)通，T1截止時的狀態(tài)代表“0”，即A點的電平高低分別代表“0”或“1”。 行 選 擇 線T1T2T3T4T5T6列選擇線列選擇線AB第十五頁，共34頁。http:/ 第十六頁，共34頁。http:/ 2動態(tài)MOS存儲電路 常用的動態(tài)基本存儲電路有4管型和單管型兩種，其中單管型由于集成度高而愈來愈被廣泛采用。這里以單管基本存儲電路為例說明。如圖3.7所示為一個NMOS單管動態(tài)

13、基本存儲電路，它由一個管子T和一個電容(dinrng)C構(gòu)成。這個基本存儲電路所存儲的內(nèi)容是“0”還是“1”是由電容(dinrng)上是否有電荷來決定。 行選線T1C1 列選線數(shù)據(jù)線T2C2第十七頁，共34頁。http:/ pin)常用的SRAM芯片(xn pin)有2114（1K4位）、6116（2K8位）、6264（8K8位）、62128（16K8位）、62256（32K8位）等多種，常用的DRAM芯片(xn pin)有2164（64K1位）、4116（16K1位）等。第十八頁，共34頁。http:/ 2可編程可編程ROM 可編程只讀存儲器可編程只讀存儲器PROM（Programmable

14、 ROM）常由雙極型電路構(gòu)成。）常由雙極型電路構(gòu)成。每一個基本存儲電路由一個三極管和串接在發(fā)射極的熔絲組成，如圖每一個基本存儲電路由一個三極管和串接在發(fā)射極的熔絲組成，如圖3.11所所示。示。PROM在出廠時，所有存儲單元的熔絲都是完好在出廠時，所有存儲單元的熔絲都是完好(wnho)的。編程時，的。編程時，通過字線選中某個晶體管。若準備寫入通過字線選中某個晶體管。若準備寫入“1”，則向位線送高電平，此時管子，則向位線送高電平，此時管子截止，熔絲將被保留；若準備寫入截止，熔絲將被保留；若準備寫入“0”，則向位線送低電平，此時管子導(dǎo)通，則向位線送低電平，此時管子導(dǎo)通，控制電流使熔絲燒斷。也就是說，

15、所有的存儲單元出廠時均存放信息初值為控制電流使熔絲燒斷。也就是說，所有的存儲單元出廠時均存放信息初值為“1”，一旦寫入，一旦寫入“0”使熔絲燒斷，就不可能再加以恢復(fù)。所以，它只能進行使熔絲燒斷，就不可能再加以恢復(fù)。所以，它只能進行一次性編程。一次性編程。 第二十頁，共34頁。http:/ 3可擦可編程的ROM 目前用得最多的可擦可編程的EPROM（Erased Programmable ROM）是采用浮動?xùn)叛┍雷⑷胄蚆OS管構(gòu)成的。平時(pngsh)，浮動?xùn)派喜粠щ姾?，源漏之間不導(dǎo)通，表示存“0”，這種浮動?xùn)殴茏拥臇艠O是一個被絕緣體隔絕的懸空的電極，開始時，柵上沒有電荷，MOS管不導(dǎo)通，都是存

16、“0”；編程時，通過專門裝置，利用較高電壓（25V）向柵極注入電荷，在柵極下面感應(yīng)導(dǎo)電溝道，使該管子導(dǎo)通，表示該位存“1”。由于絕緣柵上的電荷很難流失，所以MOS管能夠長期保持導(dǎo)通或截止，從而保存有關(guān)信息。為了擦除已存入的數(shù)據(jù)，可利用紫外線，通過芯片表面的石英玻璃窗口照射浮動?xùn)?，使柵上電荷通過光電流釋放掉，恢復(fù)到所有單元都存“0”，擦除存儲內(nèi)容后，還可以重新編程。第二十一頁，共34頁。http:/ Erasable Programmable ROM）電路。其擦除機理是在浮動?xùn)派厦嬗衷黾右粋€控制柵極。擦除數(shù)據(jù)時，利用較高的編程電壓（21V）加在源極上，控制柵接地，在此電場(din chng)作用

17、下，浮動?xùn)派系碾娮訐舸┭趸瘜舆M入源區(qū)，被外加電源吸收，擦除有關(guān)單元，使之處于“0”狀態(tài)。在下一個寫入周期中，再寫入新的數(shù)據(jù)。 第二十二頁，共34頁。http:/ Memory）是在EPROM和E2PROM基礎(chǔ)上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。但是它只能擦除整個區(qū)域或整個器件。在源極上加高壓VPP，控制(kngzh)柵接地，在電場作用下，浮動?xùn)派系碾娮釉竭^氧化層進入源極區(qū)而全部消失，實現(xiàn)整體擦除或分區(qū)擦除。第二十三頁，共34頁。http:/ 3.4.1存儲芯片與CPU的連接 1存儲芯片數(shù)據(jù)線的處理 假定存儲器為字節(jié)編址結(jié)構(gòu)，系統(tǒng)數(shù)據(jù)總線

18、的寬度為8位，為此： 1）若芯片的數(shù)據(jù)線正好是8根，說明一次可從芯片中訪問到8位數(shù)據(jù)，此時，芯片的全部(qunb)數(shù)據(jù)線應(yīng)與系統(tǒng)的8位數(shù)據(jù)總線相連。 2）若芯片的數(shù)據(jù)線不足8根，說明一次不能從單一的芯片中訪問到8位數(shù)據(jù)，所以必須在數(shù)據(jù)的“位方向”上進行擴充，這一擴充方式簡稱“位擴充”。 第二十四頁，共34頁。http:/ 2存儲芯片地址線的連接 存儲芯片的地址線通常應(yīng)全部(qunb)與系統(tǒng)的低位地址總線相連。尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”。設(shè)某存儲芯片有N根地址線，當該芯片被選中時，其地址線將輸入N位地址，芯片在其內(nèi)部進行N2N的譯碼；譯碼后的地址范圍為00

19、000（N位全0）到11111（N位全1），以下我們將稱這種情況為“全0全1”。第二十五頁，共34頁。http:/ 3 3存儲芯片片選端的處理存儲芯片片選端的處理 由一個存儲芯片或芯片組構(gòu)成的存儲器，其地址單元畢竟有限，使由一個存儲芯片或芯片組構(gòu)成的存儲器，其地址單元畢竟有限，使用中不一定能滿足需要，因此常常需要在用中不一定能滿足需要，因此常常需要在“地址方向地址方向”上加以擴充，簡上加以擴充，簡稱為稱為“地址擴充地址擴充”。在系統(tǒng)存在。在系統(tǒng)存在“地址擴充地址擴充”的情況的情況(qngkung)(qngkung)下，必下，必須對多個存儲芯片或芯片組進行尋址。這一尋址過程，主要通過將系統(tǒng)須對多

20、個存儲芯片或芯片組進行尋址。這一尋址過程，主要通過將系統(tǒng)高位地址線與存儲芯片片選端相關(guān)聯(lián)的方法來加以實現(xiàn)，但處理上十分高位地址線與存儲芯片片選端相關(guān)聯(lián)的方法來加以實現(xiàn)，但處理上十分靈活。靈活。 在處理存儲芯片片選端時，更一般的方法，還是將其與系統(tǒng)的高位在處理存儲芯片片選端時，更一般的方法，還是將其與系統(tǒng)的高位地址線相關(guān)聯(lián)。這樣，只有當高位地址滿足一定條件時，才會選中某個地址線相關(guān)聯(lián)。這樣，只有當高位地址滿足一定條件時，才會選中某個指定的芯片（組）。具體可以有全譯碼、部分譯碼與線選法等方法。指定的芯片（組）。具體可以有全譯碼、部分譯碼與線選法等方法。第二十六頁，共34頁。http:/ 所謂“譯碼

21、”，就是將某個特定的“編碼輸入”翻譯為惟一的“有效輸出”的過程。可以舉一個日常生活的例子來對“譯碼”進行說明：設(shè)某車間里只有3個控制按鈕，要控制8臺機器的電源，可以根據(jù)3個控制按鈕的8種組合狀態(tài)來分別對應(yīng)控制8臺機器，設(shè)控制按鈕的開為1，關(guān)為0，若當給出編號為011時則表示控制第3臺機器；若給出編號為101時則表示控制第5臺機器，這時，我們所做的工作就是“譯碼”。這種譯碼是“38譯碼”或“8選1譯碼”，即對每個3位編碼輸入，最后僅得到一個有效的輸出狀態(tài)（其余無效）；或者說在8種可能的情況（只控制一臺機器）中選取(xunq)其中的一種。第二十七頁，共34頁。http:/ （3）部分）部分(b f

22、en)譯碼譯碼 在對存儲芯片進行譯碼尋址時，如果只有部分在對存儲芯片進行譯碼尋址時，如果只有部分(b fen)高位地址線參與高位地址線參與尋址，則這種譯碼方法稱為尋址，則這種譯碼方法稱為“部分部分(b fen)譯碼譯碼”。對被選中的芯片來說，。對被選中的芯片來說，這些未參與譯碼的高位地址可以為這些未參與譯碼的高位地址可以為1，也可以為，也可以為0，因此，每個存儲單元將，因此，每個存儲單元將對應(yīng)多個地址（地址重復(fù)）。但使用時，只選取其中的一個，一般都是將對應(yīng)多個地址（地址重復(fù)）。但使用時，只選取其中的一個，一般都是將未用地址設(shè)為未用地址設(shè)為0，而得到其可用地址。采用部分，而得到其可用地址。采用部

23、分(b fen)譯碼的方法，可簡譯碼的方法，可簡化譯碼電路的設(shè)計，但由于地址重復(fù)，系統(tǒng)的一部分化譯碼電路的設(shè)計，但由于地址重復(fù)，系統(tǒng)的一部分(b fen)地址空間資地址空間資源將被浪費。源將被浪費。第二十九頁，共34頁。http:/ 如果只有少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組），這種方法被稱為“線選譯碼”。線選譯碼的優(yōu)點是構(gòu)成簡單，缺點是地址空間浪費嚴重。由于有些地址線未參與譯碼，所以必然(brn)會出現(xiàn)地址重復(fù)；此外，當通過線選的芯片（組）增多時，還會出現(xiàn)可用地址空間不連續(xù)的情況。第三十頁，共34頁。http:/ 4存儲芯片的讀寫控制 存儲芯片的讀寫控制，以SRAM最為典型，該類芯片一般具有兩個控制端，即輸出允許控制端OE和寫入允許控制端WE，它們與系統(tǒng)總路線的連接如下： 1）OE與系統(tǒng)的讀命令線MEMR或RD相連。當芯片被選中，且讀命令有效時，存儲芯片將外放并驅(qū)動(q dn)數(shù)據(jù)到總線。 2）WE與系統(tǒng)的寫命令線MEMW或WR相連。當芯片被選中，且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片。第三十一頁，共34頁。http:/ 5 5綜合例子分析綜合例子分析 采用部分譯碼方式采用部分譯碼方式(fngsh)(fngsh)，利用，利用61166116（2K2K8 8位，位，SRAMSRAM）與）與2716271