實(shí)驗(yàn)(2)集成時(shí)序器件測(cè)試與研究

1、LOGO數(shù)字技術(shù)基礎(chǔ)實(shí)驗(yàn)數(shù)字技術(shù)基礎(chǔ)實(shí)驗(yàn)教學(xué)課件教學(xué)課件電子實(shí)驗(yàn)中心電子實(shí)驗(yàn)中心實(shí)驗(yàn)二實(shí)驗(yàn)二 觸發(fā)器、計(jì)數(shù)器的應(yīng)用觸發(fā)器、計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康囊粚W(xué)習(xí)用觸發(fā)器構(gòu)成計(jì)數(shù)器的方法學(xué)習(xí)用觸發(fā)器構(gòu)成計(jì)數(shù)器的方法；掌握計(jì)數(shù)器的邏輯功能和使用方法。掌握計(jì)數(shù)器的邏輯功能和使用方法。實(shí)驗(yàn)設(shè)備實(shí)驗(yàn)設(shè)備 二數(shù)字電路實(shí)驗(yàn)箱數(shù)字電路實(shí)驗(yàn)箱74LS7474LS74、74LS11274LS112、74LS19274LS192（CC40192CC40192）數(shù)字示波器數(shù)字示波器 實(shí)驗(yàn)原理實(shí)驗(yàn)原理三 觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)邏輯狀態(tài)“1 1”和和“0 0”，在一定的外界信

2、號(hào)作，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。最基本邏輯單元。雙雙D74LS74D74LS74和雙和雙JK74LS11274LS112集成集成觸發(fā)器引腳及功能引腳及功能 14 13 12 11 10 9 8 1 2 3 4 5 6 7 VC C GND 2K 1RD 2CP 2Q 1Q 1K 1Q 1CP 74LS112 Q J CP 16 15 1J 2J K 2RD 1SD 2SD

3、SD RD 2Q Q 實(shí)驗(yàn)原理實(shí)驗(yàn)原理（續(xù)）（續(xù)）三三實(shí)驗(yàn)原理（續(xù)）實(shí)驗(yàn)原理（續(xù)）三 計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可以用來(lái)計(jì)脈沖數(shù)，還可序部件，它不僅可以用來(lái)計(jì)脈沖數(shù)，還可以用來(lái)做數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)以用來(lái)做數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)行及其他特定的邏輯功能。計(jì)數(shù)器按字運(yùn)行及其他特定的邏輯功能。計(jì)數(shù)器按計(jì)數(shù)時(shí)鐘是否統(tǒng)一來(lái)分類(lèi)，可以分為同步計(jì)數(shù)時(shí)鐘是否統(tǒng)一來(lái)分類(lèi)，可以分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按計(jì)數(shù)方式分類(lèi)，計(jì)數(shù)器和異步計(jì)數(shù)器；按計(jì)數(shù)方式分類(lèi)，可以分為加減和可逆計(jì)數(shù)器?？梢苑譃榧訙p和可逆計(jì)數(shù)器。同步可逆十進(jìn)制計(jì)數(shù)器同步可逆十進(jìn)制計(jì)數(shù)

4、器74LS192(CC40192)74LS192(CC40192) CR 清除端 LD 置數(shù)端 CPU 加計(jì)數(shù)端 CPD 減計(jì)數(shù)端CO 非同步進(jìn)位輸出端 BO 非同步借位輸出端 Q0 Q1 Q2 Q3 計(jì)數(shù)器輸出端 D0 D1 D2 D3 數(shù)據(jù)輸入端 CR BO CO LD VDD D0 D1D2CPUCPD Q0 74192D3 Q1 Q2 Q3 VSS 16 15 14 13 12 11 10 9 VDD D0 CR BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 VSS 1 2 3 4 5 6 7 8 74LS192 數(shù)字電路實(shí)驗(yàn)箱工作電源與信號(hào)數(shù)字電路實(shí)驗(yàn)箱

5、工作電源與信號(hào)注意：注意：典型數(shù)字邏輯電路工作單元典型數(shù)字邏輯電路工作單元+5V10實(shí)驗(yàn)時(shí)實(shí)驗(yàn)時(shí)Vcc接接+5V，GND接地接地測(cè)試測(cè)試74LS74、74LS112、74LS192的邏輯功能的邏輯功能（一）、雙相時(shí)鐘脈沖電路（一）、雙相時(shí)鐘脈沖電路 用用JKJK觸發(fā)器及與非門(mén)構(gòu)成的雙相時(shí)鐘脈沖電路如下觸發(fā)器及與非門(mén)構(gòu)成的雙相時(shí)鐘脈沖電路如下圖所示，此電路是用來(lái)將時(shí)鐘脈沖圖所示，此電路是用來(lái)將時(shí)鐘脈沖CPCP轉(zhuǎn)換成兩相時(shí)鐘轉(zhuǎn)換成兩相時(shí)鐘脈沖脈沖CPACPA及及CPBCPB，其頻率相同、相位不同。分析電路工，其頻率相同、相位不同。分析電路工作原理，用雙蹤示波器同作原理，用雙蹤示波器同時(shí)觀察時(shí)觀察C

6、PCP、CPACPA；CPCP、CPBCPB及及CPACPA、CPBCPB波形，并描繪之。波形，并描繪之。 四實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容J JQK KSETCLRCPCPCPACPBQ ( (二二) )用用D D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成4 4位二進(jìn)制加計(jì)數(shù)器位二進(jìn)制加計(jì)數(shù)器; ;（選做）（選做） ( (三三) )用兩片用兩片74LS19274LS192組成兩位十進(jìn)制加法組成兩位十進(jìn)制加法 計(jì)數(shù)器，輸入計(jì)數(shù)器，輸入1Hz1Hz連續(xù)計(jì)數(shù)脈沖，進(jìn)行由連續(xù)計(jì)數(shù)脈沖，進(jìn)行由00-9900-99累加計(jì)數(shù)；累加計(jì)數(shù)； ( (四四) )設(shè)計(jì)一個(gè)顯示設(shè)計(jì)一個(gè)顯示1212小時(shí)的計(jì)數(shù)顯示器（從小時(shí)的計(jì)數(shù)顯示器（從1 1到到1212循循環(huán)）；環(huán)）； ( (五五) )設(shè)計(jì)一個(gè)顯示星期的計(jì)數(shù)顯示器；（從設(shè)計(jì)一個(gè)顯示星期的計(jì)數(shù)顯示器；（從1 1到到8 8循環(huán)，循環(huán)，不包含不包含7 7）。（選做）。（選做）四實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容 （續(xù)）（續(xù)）嚴(yán)禁帶電拔插芯片。嚴(yán)禁帶電拔插芯片。使用數(shù)字萬(wàn)用表