計(jì)算機(jī)組成與工作原理電子教案第3章.

1、主主 編編 劉曉川劉曉川計(jì)算機(jī)組成與工作原理計(jì)算機(jī)組成與工作原理 電子教案電子教案中等職業(yè)學(xué)校教學(xué)用書（計(jì)算機(jī)技術(shù)專業(yè)）中等職業(yè)學(xué)校教學(xué)用書（計(jì)算機(jī)技術(shù)專業(yè)）第第3章章 計(jì)算機(jī)硬件工作原理計(jì)算機(jī)硬件工作原理 3.1 中央處理器中央處理器 3.2 存儲(chǔ)器存儲(chǔ)器 3.3 總線系統(tǒng)總線系統(tǒng) 3.3 總線系統(tǒng)總線系統(tǒng) 總線是一組能為多個(gè)部件服務(wù)的公共信息傳送線路，地址、數(shù)據(jù)總線是一組能為多個(gè)部件服務(wù)的公共信息傳送線路，地址、數(shù)據(jù)以及控制信息都是通過它在計(jì)算機(jī)的各部件之間傳送。因此，總線是以及控制信息都是通過它在計(jì)算機(jī)的各部件之間傳送。因此，總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的骨架，它不但影響系統(tǒng)的結(jié)構(gòu)與連接方式，而

2、且影構(gòu)成計(jì)算機(jī)系統(tǒng)的骨架，它不但影響系統(tǒng)的結(jié)構(gòu)與連接方式，而且影響系統(tǒng)的性能。總線具有分時(shí)和共享的特點(diǎn)；所謂共享是指它能為多響系統(tǒng)的性能?？偩€具有分時(shí)和共享的特點(diǎn)；所謂共享是指它能為多個(gè)部件提供服務(wù)，多個(gè)部件都通過它傳送信息。所謂分時(shí)是指在某一個(gè)部件提供服務(wù)，多個(gè)部件都通過它傳送信息。所謂分時(shí)是指在某一時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息?？偩€不僅是指一組傳輸線，時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息?？偩€不僅是指一組傳輸線，而且還包括相應(yīng)的總線接口和總線控制器而且還包括相應(yīng)的總線接口和總線控制器3.3.1 計(jì)算機(jī)系統(tǒng)互連結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)互連結(jié)構(gòu) 在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，各大部件均以系統(tǒng)總線為基礎(chǔ)進(jìn)行互連

3、，總線互連結(jié)構(gòu)方式在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，各大部件均以系統(tǒng)總線為基礎(chǔ)進(jìn)行互連，總線互連結(jié)構(gòu)方式主要有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、和三總線結(jié)構(gòu)。在計(jì)算機(jī)系統(tǒng)中采用哪種總線結(jié)構(gòu)，主要有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、和三總線結(jié)構(gòu)。在計(jì)算機(jī)系統(tǒng)中采用哪種總線結(jié)構(gòu)，往往對(duì)計(jì)算機(jī)系統(tǒng)的性能有很大的影響。往往對(duì)計(jì)算機(jī)系統(tǒng)的性能有很大的影響。(一一) 總線結(jié)構(gòu)與連接方式總線結(jié)構(gòu)與連接方式1 1單總線結(jié)構(gòu)單總線結(jié)構(gòu)單總線結(jié)構(gòu)使用一條單一的系統(tǒng)總線來連接單總線結(jié)構(gòu)使用一條單一的系統(tǒng)總線來連接CPUCPU、主存和、主存和I/OI/O設(shè)備，叫做單總線結(jié)構(gòu)。設(shè)備，叫做單總線結(jié)構(gòu)。此種結(jié)構(gòu)要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在

4、某些設(shè)備需要使用總此種結(jié)構(gòu)要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。線時(shí)能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。 取指令：當(dāng)取指令：當(dāng)CPUCPU取一條指令時(shí)，首先把程序計(jì)數(shù)器取一條指令時(shí)，首先把程序計(jì)數(shù)器PCPC中的地址同控制信息一起送中的地址同控制信息一起送至總線上。在至總線上。在“取指令取指令”情況下的地址是主存地址情況下的地址是主存地址, ,此時(shí)該地址所指定的主存單元的內(nèi)此時(shí)該地址所指定的主存單元的內(nèi)容一定是一條指令，而且將被傳送給容一定是一條指令，而且將被傳送給CPUCP

5、U。 傳送數(shù)據(jù)：取出指令之后，傳送數(shù)據(jù)：取出指令之后，CPU將檢查操作碼。操作碼規(guī)定了對(duì)數(shù)據(jù)要執(zhí)行什么將檢查操作碼。操作碼規(guī)定了對(duì)數(shù)據(jù)要執(zhí)行什么操作，以及數(shù)據(jù)是流進(jìn)操作，以及數(shù)據(jù)是流進(jìn)CPU還是流出還是流出CPU。 I/OI/O操作：如果該指令地址字段對(duì)應(yīng)的是外圍設(shè)備地址，則外圍設(shè)操作：如果該指令地址字段對(duì)應(yīng)的是外圍設(shè)備地址，則外圍設(shè)備譯碼器予以響應(yīng)，從而在備譯碼器予以響應(yīng)，從而在CPUCPU和與該地址相對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)和與該地址相對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)傳送，而數(shù)據(jù)傳送的方向由指令操作碼決定。傳送，而數(shù)據(jù)傳送的方向由指令操作碼決定。 DMADMA操作操作: :某些外圍設(shè)備也可以指

6、定地址。如果一個(gè)由外圍設(shè)備指某些外圍設(shè)備也可以指定地址。如果一個(gè)由外圍設(shè)備指定的地址對(duì)應(yīng)于一個(gè)主存單元，則主存予以響應(yīng)，于是在主存和外設(shè)間將定的地址對(duì)應(yīng)于一個(gè)主存單元，則主存予以響應(yīng)，于是在主存和外設(shè)間將進(jìn)行直接存儲(chǔ)器傳送進(jìn)行直接存儲(chǔ)器傳送(DMA)(DMA)。 單總線結(jié)構(gòu)容易擴(kuò)展成多單總線結(jié)構(gòu)容易擴(kuò)展成多CPUCPU系統(tǒng)：這只要在系統(tǒng)總線上掛接多個(gè)系統(tǒng)：這只要在系統(tǒng)總線上掛接多個(gè)CPUCPU即可。即可。 圖圖3-28 單總線結(jié)構(gòu)計(jì)算機(jī)單總線結(jié)構(gòu)計(jì)算機(jī) 2雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)這種結(jié)構(gòu)保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，但又在這種結(jié)構(gòu)保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，但又在CPU和主和主存

7、之間專門設(shè)置了一組高速的存儲(chǔ)總線，使存之間專門設(shè)置了一組高速的存儲(chǔ)總線，使CPU可通過專用總線與存儲(chǔ)可通過專用總線與存儲(chǔ)器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時(shí)主存仍可通過系統(tǒng)總線與器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時(shí)主存仍可通過系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)外設(shè)之間實(shí)現(xiàn)DMA操作，而不必經(jīng)過操作，而不必經(jīng)過CPU。當(dāng)然這種雙總線系統(tǒng)以增加。當(dāng)然這種雙總線系統(tǒng)以增加硬件為代價(jià)。硬件為代價(jià)。 系統(tǒng)總線 內(nèi)存總線 。 。 。 CPU 內(nèi)存 I/0 接口 I/0 接口 圖圖3-29 雙總線結(jié)構(gòu)計(jì)算機(jī)雙總線結(jié)構(gòu)計(jì)算機(jī) 3三總線結(jié)構(gòu)它是在雙總線系統(tǒng)的基礎(chǔ)上增加它是在雙總線系統(tǒng)的基礎(chǔ)上增加I/OI/O總線形成

8、的?？偩€形成的。在在DMADMA方式中，外設(shè)與存儲(chǔ)器間直接交換數(shù)據(jù)而不經(jīng)過方式中，外設(shè)與存儲(chǔ)器間直接交換數(shù)據(jù)而不經(jīng)過CPUCPU，從而減，從而減輕了輕了CPUCPU對(duì)數(shù)據(jù)輸入輸出的控制，而對(duì)數(shù)據(jù)輸入輸出的控制，而“通道通道”方式進(jìn)一步提高了方式進(jìn)一步提高了CPUCPU的的效率。通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為效率。通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為IOP(I/OIOP(I/O處理處理器器),),它分擔(dān)了一部分它分擔(dān)了一部分CPUCPU的功能，以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理及外設(shè)與主的功能，以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送。顯然，由于增加了存之間的數(shù)據(jù)傳送。顯然，由

9、于增加了IOPIOP，使整個(gè)系統(tǒng)的效率大大提，使整個(gè)系統(tǒng)的效率大大提高。然而這是以增加更多的硬件代價(jià)換來的。高。然而這是以增加更多的硬件代價(jià)換來的。 I/O 總線 系統(tǒng)總線 內(nèi)存總線 。 。 。 CPU 內(nèi)存 I/0 接口 I/0 接口 IOP(通道) 三總線結(jié)構(gòu)是在雙總線結(jié)構(gòu)的基礎(chǔ)上增加 I/O 總線形成 圖圖3-30 三總線結(jié)構(gòu)計(jì)算機(jī)三總線結(jié)構(gòu)計(jì)算機(jī) 1 1最大存儲(chǔ)容量最大存儲(chǔ)容量總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的最大存儲(chǔ)容量產(chǎn)生影響。例如，在單總線系統(tǒng)中，總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的最大存儲(chǔ)容量產(chǎn)生影響。例如，在單總線系統(tǒng)中，由于對(duì)主存和外設(shè)進(jìn)行存取的差別在于出現(xiàn)在總線上的地址不同，或者由于對(duì)主存和外設(shè)進(jìn)行存取的

10、差別在于出現(xiàn)在總線上的地址不同，或者說對(duì)主存和外設(shè)的訪問使用同一組總線，必須為外設(shè)保留某些地址，所說對(duì)主存和外設(shè)的訪問使用同一組總線，必須為外設(shè)保留某些地址，所以最大主存容量要小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總數(shù)。以最大主存容量要小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總數(shù)。在雙總線系統(tǒng)或三總線系統(tǒng)中，對(duì)主存和外設(shè)進(jìn)行存取的判斷是利用在雙總線系統(tǒng)或三總線系統(tǒng)中，對(duì)主存和外設(shè)進(jìn)行存取的判斷是利用各自的指令操作碼。由于主存地址和外設(shè)地址出現(xiàn)于不同的總線上，所各自的指令操作碼。由于主存地址和外設(shè)地址出現(xiàn)于不同的總線上，所以存儲(chǔ)容量不會(huì)受到外圍設(shè)備多少的影響。以存儲(chǔ)容量不會(huì)受到外圍設(shè)備多少的影響。 (二二

11、) 總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響 2 2指令系統(tǒng)指令系統(tǒng)在雙總線或三總線系統(tǒng)中，在雙總線或三總線系統(tǒng)中，CPUCPU對(duì)存儲(chǔ)總線和系統(tǒng)總線必須有不同的指令系對(duì)存儲(chǔ)總線和系統(tǒng)總線必須有不同的指令系統(tǒng)?；蛘哒f采用的是獨(dú)立編址的統(tǒng)?；蛘哒f采用的是獨(dú)立編址的I/OI/O，需要專門的輸入輸出類指令。，需要專門的輸入輸出類指令。在單總線系統(tǒng)中，由于采用的是統(tǒng)一編址在單總線系統(tǒng)中，由于采用的是統(tǒng)一編址I/OI/O的形式，訪問主存和的形式，訪問主存和I/OI/O可使可使用相同的操作碼，使用相同的指令，但它們使用不同的地址。用相同的操作碼，使用相同的指令，但它們使用不同的地址。3

12、3吞吐量吞吐量計(jì)算機(jī)系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。計(jì)算機(jī)系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。它取決于信息能夠多快地輸入內(nèi)存，它取決于信息能夠多快地輸入內(nèi)存，CPU能夠多快地取指令，數(shù)據(jù)能夠多能夠多快地取指令，數(shù)據(jù)能夠多快地從內(nèi)存取出或存入，以及所得結(jié)果能夠多快地從內(nèi)存送給一臺(tái)外圍設(shè)備。快地從內(nèi)存取出或存入，以及所得結(jié)果能夠多快地從內(nèi)存送給一臺(tái)外圍設(shè)備。這些都關(guān)系到主存，因此，系統(tǒng)的吞吐量主要取決于主存的存取周期。這些都關(guān)系到主存，因此，系統(tǒng)的吞吐量主要取決于主存的存取周期。 3.3.2 總線系統(tǒng)的組成與功能總線系統(tǒng)的組成與功能 (一一) 總線上信息的傳送方式總

13、線上信息的傳送方式信息在計(jì)算機(jī)中是以二進(jìn)制編碼形式表示的，二進(jìn)制編碼有信息在計(jì)算機(jī)中是以二進(jìn)制編碼形式表示的，二進(jìn)制編碼有“1 1”和和“0 0”兩種狀態(tài)；兩種狀態(tài)；常用電位的高、低或脈沖的有、無來表示這兩種狀態(tài)。信息的傳輸有串行傳送、并常用電位的高、低或脈沖的有、無來表示這兩種狀態(tài)。信息的傳輸有串行傳送、并行傳送和分時(shí)傳送這三種方式。行傳送和分時(shí)傳送這三種方式。外設(shè)間外設(shè)間信息的傳輸可以是三種方式之一，但系統(tǒng)總信息的傳輸可以是三種方式之一，但系統(tǒng)總線上傳送的信息必須采用并行傳送方式。線上傳送的信息必須采用并行傳送方式。1 1串行傳送串行傳送串行傳送只需要一根傳輸線，且采用脈沖傳送方式：按順序

14、來傳送表示一個(gè)數(shù)碼串行傳送只需要一根傳輸線，且采用脈沖傳送方式：按順序來傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位的脈沖信號(hào)，每次一位，通常第一個(gè)脈沖信號(hào)表示最低有效位，最的所有二進(jìn)制位的脈沖信號(hào)，每次一位，通常第一個(gè)脈沖信號(hào)表示最低有效位，最后一個(gè)表示最高有效位，位時(shí)間由同步脈沖來體現(xiàn)；如下圖后一個(gè)表示最高有效位，位時(shí)間由同步脈沖來體現(xiàn)；如下圖3-343-34。串行傳送的信息。串行傳送的信息為了能被主機(jī)接收、處理和交換，需在主機(jī)與外設(shè)之間設(shè)置收發(fā)器，收發(fā)器要有兩為了能被主機(jī)接收、處理和交換，需在主機(jī)與外設(shè)之間設(shè)置收發(fā)器，收發(fā)器要有兩方面的功能：作為傳送器，有拆卸功能，即并方面的功能：作為傳送器，有拆卸功

15、能，即并- -串轉(zhuǎn)換；作為接收器，有裝配功能，串轉(zhuǎn)換；作為接收器，有裝配功能，即串即串- -并轉(zhuǎn)換。并轉(zhuǎn)換。串行傳送的主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對(duì)長(zhǎng)距離傳輸顯得特別重要，串行傳送的主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對(duì)長(zhǎng)距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。 1 0 1 0 0 0 0 0 高位 低位 傳送脈沖 位時(shí)間 接收部件 發(fā)送部件 傳送數(shù)據(jù) 00000101 T1 T2 T3 T4 T5 T6 T7 T8 并串 轉(zhuǎn) 換 串并 轉(zhuǎn) 換 圖圖3-34 串行傳送示意串行傳送示意 2 2并行傳

16、送并行傳送并行傳送需要多根數(shù)據(jù)線，每一個(gè)數(shù)據(jù)位用一根傳輸線傳送，且采并行傳送需要多根數(shù)據(jù)線，每一個(gè)數(shù)據(jù)位用一根傳輸線傳送，且采用電位傳送方式。通常將數(shù)據(jù)總線上可同時(shí)傳送的二進(jìn)制位數(shù)稱為數(shù)據(jù)用電位傳送方式。通常將數(shù)據(jù)總線上可同時(shí)傳送的二進(jìn)制位數(shù)稱為數(shù)據(jù)通路寬度。并行傳送主要優(yōu)點(diǎn)為速度快，適合近距離的傳輸。系統(tǒng)總線通路寬度。并行傳送主要優(yōu)點(diǎn)為速度快，適合近距離的傳輸。系統(tǒng)總線一般采用并行傳送方式，其數(shù)據(jù)寬度多與一般采用并行傳送方式，其數(shù)據(jù)寬度多與CPU一致，為一致，為8的整數(shù)倍。的整數(shù)倍。 1 0 0 1 低位 0 0 1 高位 1 發(fā) 送 部 件 接 收 部 件 圖圖3-35 并行傳送示意并行傳

17、送示意 3 3復(fù)合傳送復(fù)合傳送復(fù)合傳送又稱為總線復(fù)用的傳送方式，它使不同的信號(hào)在同一條信號(hào)復(fù)合傳送又稱為總線復(fù)用的傳送方式，它使不同的信號(hào)在同一條信號(hào)線上傳送，總線設(shè)計(jì)的目的是用較少的線數(shù)實(shí)現(xiàn)較高的傳送速率。通常線上傳送，總線設(shè)計(jì)的目的是用較少的線數(shù)實(shí)現(xiàn)較高的傳送速率。通常采用的方法是信號(hào)分時(shí)的方法，即不同的信號(hào)在不同的時(shí)間片中輪流地采用的方法是信號(hào)分時(shí)的方法，即不同的信號(hào)在不同的時(shí)間片中輪流地向總線的同一條（組）信號(hào)線上發(fā)出。它與并、串傳送方式區(qū)別在于分向總線的同一條（組）信號(hào)線上發(fā)出。它與并、串傳送方式區(qū)別在于分時(shí)地傳送同一數(shù)據(jù)源的不同信息。時(shí)地傳送同一數(shù)據(jù)源的不同信息。 (二二) 總線操

18、作時(shí)序總線操作時(shí)序 主機(jī)與外設(shè)通過總線進(jìn)行信息交換時(shí)，必然存在著時(shí)間上的配合和動(dòng)主機(jī)與外設(shè)通過總線進(jìn)行信息交換時(shí)，必然存在著時(shí)間上的配合和動(dòng)作的協(xié)調(diào)問題，否則系統(tǒng)的工作將會(huì)出現(xiàn)混亂?？偩€操作時(shí)序就是討論作的協(xié)調(diào)問題，否則系統(tǒng)的工作將會(huì)出現(xiàn)混亂?？偩€操作時(shí)序就是討論總線上的發(fā)送和接收方的動(dòng)作協(xié)調(diào)問題。總線操作時(shí)序方式主要有同步總線上的發(fā)送和接收方的動(dòng)作協(xié)調(diào)問題?？偩€操作時(shí)序方式主要有同步傳送方式、準(zhǔn)同步傳送方式以及異步傳送方式。傳送方式、準(zhǔn)同步傳送方式以及異步傳送方式。1 1同步傳送方式同步傳送方式所謂同步傳送方式是指發(fā)送、接收雙方按同一步調(diào)協(xié)調(diào)相互之間的時(shí)所謂同步傳送方式是指發(fā)送、接收雙方按同

19、一步調(diào)協(xié)調(diào)相互之間的時(shí)間關(guān)系，即雙方遵循統(tǒng)一的時(shí)鐘，采用同步方式的總線稱為間關(guān)系，即雙方遵循統(tǒng)一的時(shí)鐘，采用同步方式的總線稱為“同步總同步總線線”。同步傳送方式中發(fā)送雙方遵照統(tǒng)一時(shí)鐘運(yùn)作，時(shí)序規(guī)整，控制簡(jiǎn)。同步傳送方式中發(fā)送雙方遵照統(tǒng)一時(shí)鐘運(yùn)作，時(shí)序規(guī)整，控制簡(jiǎn)單，但同步方式的傳輸效率比較低，且傳送過程中若發(fā)生錯(cuò)誤，不能及單，但同步方式的傳輸效率比較低，且傳送過程中若發(fā)生錯(cuò)誤，不能及時(shí)發(fā)現(xiàn)，使得傳送可靠性比較差。時(shí)發(fā)現(xiàn)，使得傳送可靠性比較差。 2 2準(zhǔn)同步傳送方式準(zhǔn)同步傳送方式采用準(zhǔn)同步傳送方式的控制總線中除了時(shí)鐘信號(hào)線采用準(zhǔn)同步傳送方式的控制總線中除了時(shí)鐘信號(hào)線ClockClock外還應(yīng)當(dāng)有

20、一條準(zhǔn)備好信外還應(yīng)當(dāng)有一條準(zhǔn)備好信號(hào)線號(hào)線ReadyReady，從設(shè)備根據(jù)自己工作完成與否來決定，從設(shè)備根據(jù)自己工作完成與否來決定ReadyReady信號(hào)的高低。當(dāng)從設(shè)備收到主信號(hào)的高低。當(dāng)從設(shè)備收到主控方的地址信息和操作命令后，若數(shù)據(jù)尚未做好準(zhǔn)備，應(yīng)使控方的地址信息和操作命令后，若數(shù)據(jù)尚未做好準(zhǔn)備，應(yīng)使ReadyReady信號(hào)為低，待準(zhǔn)備信號(hào)為低，待準(zhǔn)備好后再使好后再使ReadyReady為高。在準(zhǔn)同步傳送方式中，傳輸速率低的缺點(diǎn)得到了一定程度的改為高。在準(zhǔn)同步傳送方式中，傳輸速率低的缺點(diǎn)得到了一定程度的改善。傳送的可靠性并未得到根本改善，與同步傳送方式一樣仍比較差。善。傳送的可靠性并未得到

21、根本改善，與同步傳送方式一樣仍比較差。3 3異步傳送方式異步傳送方式異步傳送方式是指發(fā)送和接收雙方完全根據(jù)自身的工作速度和距離的遠(yuǎn)近來確定異步傳送方式是指發(fā)送和接收雙方完全根據(jù)自身的工作速度和距離的遠(yuǎn)近來確定總線傳送的步調(diào)。異步傳送方式的優(yōu)點(diǎn)是效率高、可靠性高。其所付的代價(jià)是控制復(fù)總線傳送的步調(diào)。異步傳送方式的優(yōu)點(diǎn)是效率高、可靠性高。其所付的代價(jià)是控制復(fù)雜，需要有兩條應(yīng)答信號(hào)線以及相應(yīng)的控制邏輯雜，需要有兩條應(yīng)答信號(hào)線以及相應(yīng)的控制邏輯. . (三三) 總線的仲裁總線的仲裁 連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，如連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，如CPUCPU和存儲(chǔ)器；主和存

22、儲(chǔ)器；主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。只有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。除除CPUCPU外，外，I/OI/O功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般設(shè)備作為總線的下一

23、次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。仲裁的依據(jù)：優(yōu)先級(jí)、公平策略。仲裁的依據(jù)：優(yōu)先級(jí)、公平策略。仲裁的方式：按總線仲裁電路的位置不同，可分為集中式仲裁和分布仲裁的方式：按總線仲裁電路的位置不同，可分為集中式仲裁和分布式仲裁式仲裁 1 1集中式仲裁集中式仲裁集中式仲裁中每個(gè)功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總集中式仲裁中每個(gè)功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請(qǐng)求信號(hào)線線請(qǐng)求信號(hào)線BRBR，一條是仲裁器送出的總線授權(quán)信號(hào)線，一條是仲裁器送出的總線授權(quán)信號(hào)線BGBG。 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞芥準(zhǔn)?/p>

24、查詢方式的主要特點(diǎn)：總線授權(quán)信號(hào)鏈?zhǔn)讲樵兎绞降闹饕攸c(diǎn)：總線授權(quán)信號(hào)BGBG串行地從一個(gè)串行地從一個(gè)I/OI/O接口傳送到下一個(gè)接口傳送到下一個(gè)I/OI/O接口。假如接口。假如BGBG到達(dá)的接口無總線請(qǐng)求，則繼續(xù)往下查詢；假如到達(dá)的接口無總線請(qǐng)求，則繼續(xù)往下查詢；假如BGBG到達(dá)的接口有總到達(dá)的接口有總線請(qǐng)求，線請(qǐng)求，BGBG信號(hào)便不再往下查詢，該信號(hào)便不再往下查詢，該I/OI/O接口獲得了總線控制權(quán)。離中央仲裁器最近接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，通過接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)。的設(shè)備具有最高優(yōu)先級(jí)，通過接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)。鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)鏈?zhǔn)讲樵兎绞降?/p>

25、優(yōu)點(diǎn): :只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，很容只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，很容易擴(kuò)充設(shè)備。易擴(kuò)充設(shè)備。鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)鏈?zhǔn)讲樵兎绞降娜秉c(diǎn):對(duì)詢問鏈的電路故障很敏感，如果第對(duì)詢問鏈的電路故障很敏感，如果第i個(gè)設(shè)備的接口中有關(guān)個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障，那么第鏈的電路有故障，那么第i個(gè)以后的設(shè)備都不能進(jìn)行工作。查詢鏈的優(yōu)先級(jí)是固定的，個(gè)以后的設(shè)備都不能進(jìn)行工作。查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請(qǐng)求時(shí)，優(yōu)先級(jí)較低的設(shè)備可能長(zhǎng)期不能使用總線。如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請(qǐng)求時(shí)，優(yōu)先級(jí)較低的設(shè)備可能長(zhǎng)期不能使用總線。 圖圖3-36 鏈?zhǔn)讲樵兎绞?/p>

26、鏈?zhǔn)讲樵兎绞?計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式的主要特點(diǎn)：總線上的任一設(shè)備要求使用總線時(shí)，計(jì)數(shù)器定時(shí)查詢方式的主要特點(diǎn)：總線上的任一設(shè)備要求使用總線時(shí)，通過通過BRBR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BSBS線為線為“0 0”的的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置地址相一致

27、時(shí)，該設(shè)備置“1 1”BSBS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。詢。計(jì)數(shù)器定時(shí)查詢方式的優(yōu)點(diǎn)計(jì)數(shù)器定時(shí)查詢方式的優(yōu)點(diǎn): :每次計(jì)數(shù)可以從每次計(jì)數(shù)可以從“0 0”開始，也可以從中止開始，也可以從中止點(diǎn)開始。如果從點(diǎn)開始。如果從“0 0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。的順序是固定的。如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。所以優(yōu)先級(jí)的設(shè)置比較靈活。所以優(yōu)先級(jí)的設(shè)置比較靈活。計(jì)數(shù)器定時(shí)查詢方式的缺點(diǎn)計(jì)數(shù)器定時(shí)查詢方式的缺點(diǎn)

28、:線多，如果有線多，如果有2n個(gè)設(shè)備，則線需個(gè)設(shè)備，則線需n根計(jì)數(shù)根計(jì)數(shù)輸出線，可見，這種優(yōu)先級(jí)的靈活性是以增加線數(shù)為代價(jià)的。輸出線，可見，這種優(yōu)先級(jí)的靈活性是以增加線數(shù)為代價(jià)的。 圖圖3-37 計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式的主要特點(diǎn)：每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線獨(dú)立請(qǐng)求方式的主要特點(diǎn)：每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRiBRi和總線授權(quán)線和總線授權(quán)線BGiBGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。中央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)中央仲裁器

29、中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGiBGi。獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)：響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)：響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活，少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽( (禁止禁止) )某個(gè)請(qǐng)某個(gè)請(qǐng)求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求。求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求。獨(dú)立請(qǐng)求方式的缺點(diǎn)：線更多，如果有獨(dú)立請(qǐng)求方式的缺點(diǎn)：線更

30、多，如果有n個(gè)設(shè)備，則線需個(gè)設(shè)備，則線需n根總線請(qǐng)求根總線請(qǐng)求線和線和n根總線授權(quán)線。根總線授權(quán)線。 圖圖3-38 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式 2 2分布式仲裁分布式仲裁采用分布式仲裁的系統(tǒng)不需要中央仲裁器，每個(gè)潛在的主方功能采用分布式仲裁的系統(tǒng)不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。其工作原理為：當(dāng)某一個(gè)或多個(gè)功模塊都有自己的仲裁號(hào)和仲裁器。其工作原理為：當(dāng)某一個(gè)或多個(gè)功能塊有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，能塊有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總每個(gè)仲裁器將仲裁總線

31、上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。裁策略為基礎(chǔ)。 (三三) 總線的類型分類總線的類型分類 總線的類型有很多，可以從不同角度進(jìn)行研究分析，下面給出幾種常見總線的類型有很多，可以從不同角度進(jìn)行研究分析，下面給出幾種常見的分類方法：的分類方法：1 1按總線連接的部件分類，可以分為：按總線連接的部件分類，可以分為：內(nèi)部總線內(nèi)部總線內(nèi)部總線是指同一

32、部件內(nèi)部各器件之間連接的總線，例如內(nèi)部總線是指同一部件內(nèi)部各器件之間連接的總線，例如CPUCPU芯片內(nèi)寄存芯片內(nèi)寄存器與算邏部件之間互連的總線。這種總線結(jié)構(gòu)簡(jiǎn)單，傳輸距離短，速率器與算邏部件之間互連的總線。這種總線結(jié)構(gòu)簡(jiǎn)單，傳輸距離短，速率高。高。 系統(tǒng)總線系統(tǒng)總線系統(tǒng)總線是指在計(jì)算機(jī)系統(tǒng)內(nèi)連接各功能部件（如系統(tǒng)總線是指在計(jì)算機(jī)系統(tǒng)內(nèi)連接各功能部件（如CPUCPU、主存、主存、I/OI/O接口接口等），或各插件板之間互連的總線，也稱板級(jí)總線，系統(tǒng)總線包括地址、等），或各插件板之間互連的總線，也稱板級(jí)總線，系統(tǒng)總線包括地址、數(shù)據(jù)、控制以及電源線。數(shù)據(jù)、控制以及電源線。 外部總線外部總線外部總線是

33、指多臺(tái)計(jì)算機(jī)系統(tǒng)之間，或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間互連外部總線是指多臺(tái)計(jì)算機(jī)系統(tǒng)之間，或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間互連的總線。這類總線的傳輸距離一般較遠(yuǎn)，速度較低，也稱通信總線。的總線。這類總線的傳輸距離一般較遠(yuǎn)，速度較低，也稱通信總線。 2 2按傳送方向分類按傳送方向分類 單向總線單向總線總線上傳輸?shù)男畔⒌姆较蚴菃我坏?，常見的有地址總線，用于傳總線上傳輸?shù)男畔⒌姆较蚴菃我坏?，常見的有地址總線，用于傳送地址信號(hào)。送地址信號(hào)。 雙向總線雙向總線總線上傳輸?shù)男畔⒌姆较蚴莾蓚€(gè)方向的，如：數(shù)據(jù)總線?？偩€上傳輸?shù)男畔⒌姆较蚴莾蓚€(gè)方向的，如：數(shù)據(jù)總線。（四）系統(tǒng)總線的組成與類型（四）系統(tǒng)總線的組成與類型 1

34、1系統(tǒng)總線的組成系統(tǒng)總線的組成系統(tǒng)總線是在計(jì)算機(jī)系統(tǒng)內(nèi)連接各功能部件的總線，根據(jù)在其上傳系統(tǒng)總線是在計(jì)算機(jī)系統(tǒng)內(nèi)連接各功能部件的總線，根據(jù)在其上傳送信息的不同又可細(xì)分為數(shù)據(jù)總線、地址總線、控制總線以及電源線。送信息的不同又可細(xì)分為數(shù)據(jù)總線、地址總線、控制總線以及電源線。 數(shù)據(jù)總線數(shù)據(jù)總線DBDB（Data BusData Bus）數(shù)據(jù)總線用來實(shí)現(xiàn)數(shù)據(jù)傳送，一般為雙）數(shù)據(jù)總線用來實(shí)現(xiàn)數(shù)據(jù)傳送，一般為雙向傳送。數(shù)據(jù)總線的寬度，一般有向傳送。數(shù)據(jù)總線的寬度，一般有8 8位、位、1616位、位、3232位、位、6464位等，它是系統(tǒng)位等，它是系統(tǒng)總線的一個(gè)重要指標(biāo)總線的一個(gè)重要指標(biāo) 地址總線地址總線A

35、BAB（Address BusAddress Bus）地址總線用于傳送地址信號(hào)，以確）地址總線用于傳送地址信號(hào)，以確定所訪問的存儲(chǔ)單元或某個(gè)定所訪問的存儲(chǔ)單元或某個(gè)I/OI/O端口，地址總線一般有端口，地址總線一般有1616位、位、2020位、位、2424位、位、3232位等幾種寬度標(biāo)準(zhǔn)位等幾種寬度標(biāo)準(zhǔn) 控制總線控制總線CB（Control Bus）控制總線用來傳送各類控制）控制總線用來傳送各類控制/狀態(tài)信狀態(tài)信號(hào)?？刂瓶偩€的組成體現(xiàn)了不同總線的特點(diǎn)。按照各種控制信號(hào)的功用不號(hào)?？刂瓶偩€的組成體現(xiàn)了不同總線的特點(diǎn)。按照各種控制信號(hào)的功用不同同,可以將常見控制信號(hào)分為如下幾組?？梢詫⒊Ｒ娍刂菩盘?hào)

36、分為如下幾組。 讀讀/ /寫控制寫控制RD/WRRD/WR、內(nèi)存、內(nèi)存/ /輸入輸出選擇輸入輸出選擇M/IOM/IO 應(yīng)答信號(hào)應(yīng)答信號(hào) 地址有效信號(hào)地址有效信號(hào) 總線請(qǐng)求與交換信號(hào)總線請(qǐng)求與交換信號(hào) 其他控制信號(hào)。常見的有復(fù)位其他控制信號(hào)。常見的有復(fù)位RESETRESET、時(shí)鐘信號(hào)、時(shí)鐘信號(hào)CLKCLK、刷新信號(hào)、刷新信號(hào)REFRESHREFRESH、高字節(jié)使能信號(hào)高字節(jié)使能信號(hào)BHEBHE、鎖定信號(hào)、鎖定信號(hào)LOCKLOCK等。等。 電源線電源線許多總線標(biāo)準(zhǔn)中都包含有電源線的定義、主要有許多總線標(biāo)準(zhǔn)中都包含有電源線的定義、主要有+5V邏輯電源、邏輯電源、GND邏輯邏輯電源地線、電源地線、-5

37、V輔助電源、輔助電源、+12V輔助電源和輔助電源和AGND輔助地線。輔助地線。 2 2常見常見總線結(jié)構(gòu)類型總線結(jié)構(gòu)類型常見的微機(jī)系統(tǒng)總線有：常見的微機(jī)系統(tǒng)總線有： ISAISA總線總線ISAISA（industrial standard architectureindustrial standard architecture）總線標(biāo)準(zhǔn)是）總線標(biāo)準(zhǔn)是IBMIBM公司公司19841984年為推出年為推出PC/ATPC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫ATAT總線。它是對(duì)總線。它是對(duì)XTXT總總線的擴(kuò)展，以適應(yīng)線的擴(kuò)展，以適應(yīng)8/168/16位數(shù)據(jù)總線要求。它在位

38、數(shù)據(jù)總線要求。它在8028680286至至8048680486時(shí)代應(yīng)用非常時(shí)代應(yīng)用非常廣泛，以至于現(xiàn)在奔騰機(jī)中還保留有廣泛，以至于現(xiàn)在奔騰機(jī)中還保留有ISAISA總線插槽?？偩€插槽。ISAISA總線有總線有9898只引腳。只引腳。 EISAEISA總線總線EISAEISA總線是總線是19881988年由年由CompaqCompaq等等9 9家公司聯(lián)合推出的總線標(biāo)準(zhǔn)。它是在家公司聯(lián)合推出的總線標(biāo)準(zhǔn)。它是在ISAISA總線的基礎(chǔ)上使用雙層插座，在原來總線的基礎(chǔ)上使用雙層插座，在原來ISAISA總線的總線的9898條信號(hào)線上又增加了條信號(hào)線上又增加了9898條信號(hào)線，也就是在兩條條信號(hào)線，也就是在兩

39、條ISAISA信號(hào)線之間添加一條信號(hào)線之間添加一條EISAEISA信號(hào)線。在實(shí)用信號(hào)線。在實(shí)用中，中，EISAEISA總線完全兼容總線完全兼容ISAISA總線信號(hào)?？偩€信號(hào)。 VESAVESA總線總線VESA（video electronics standard association）總線是）總線是1992年由年由60家附件家附件卡制造商聯(lián)合推出的一種局部總線，簡(jiǎn)稱為卡制造商聯(lián)合推出的一種局部總線，簡(jiǎn)稱為VL(VESA local bus)總線。它的推總線。它的推出為微機(jī)系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到出為微機(jī)系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到CPU與主存與

40、主存和和Cache的直接相連，通常把這部分總線稱為的直接相連，通常把這部分總線稱為CPU總線或主總線，其他設(shè)備通總線或主總線，其他設(shè)備通過過VL總線與總線與CPU總線相連，所以總線相連，所以VL總線被稱為局部總線。它定義了總線被稱為局部總線。它定義了32位數(shù)據(jù)位數(shù)據(jù)線，且可通過擴(kuò)展槽擴(kuò)展到線，且可通過擴(kuò)展槽擴(kuò)展到64位，使用位，使用33MHz時(shí)鐘頻率，最大傳輸率達(dá)時(shí)鐘頻率，最大傳輸率達(dá)132MB/s，可與，可與CPU同步工作。是一種高速、高效的局部總線，可支持同步工作。是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。及奔騰微處理器。 PCIPCI

41、總線總線PCI（peripheral component interconnect）總線是當(dāng)前最流行的總線）總線是當(dāng)前最流行的總線之一，它是由之一，它是由Intel公司推出的一種局部總線。它定義了公司推出的一種局部總線。它定義了32位數(shù)據(jù)總線，位數(shù)據(jù)總線，且可擴(kuò)展為且可擴(kuò)展為64位。位。PCI總線主板插槽的體積比原總線主板插槽的體積比原ISA總線插槽還小，其功總線插槽還小，其功能比能比VESA、ISA有極大的改善，支持突發(fā)讀寫操作，最大傳輸速率可達(dá)有極大的改善，支持突發(fā)讀寫操作，最大傳輸速率可達(dá)132MB/s，可同時(shí)支持多組外圍設(shè)備。，可同時(shí)支持多組外圍設(shè)備。PCI局部總線不能兼容現(xiàn)有的局部總

42、線不能兼容現(xiàn)有的ISA、EISA、MCA（micro channel architecture）總線，但它不受制于處理器，）總線，但它不受制于處理器，是基于奔騰等新一代微處理器而發(fā)展的總線。是基于奔騰等新一代微處理器而發(fā)展的總線。 AGPAGPAGPAGP圖形加速端口圖形加速端口(Accelerated Graphics Port)(Accelerated Graphics Port)是近幾年由是近幾年由IntelIntel在主板上發(fā)在主板上發(fā)展起來的最重要的總線標(biāo)準(zhǔn)。它直接與主板的北橋芯片相連，且該接口讓視頻處展起來的最重要的總線標(biāo)準(zhǔn)。它直接與主板的北橋芯片相連，且該接口讓視頻處理器與系統(tǒng)主

43、內(nèi)存直接相連，避免經(jīng)過窄帶寬的理器與系統(tǒng)主內(nèi)存直接相連，避免經(jīng)過窄帶寬的PCIPCI總線而形成系統(tǒng)瓶頸，增加總線而形成系統(tǒng)瓶頸，增加3D3D圖形數(shù)據(jù)傳輸速度，而且在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存，所以它擁圖形數(shù)據(jù)傳輸速度，而且在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存，所以它擁有很高的傳輸速率，這是有很高的傳輸速率，這是PCIPCI等總線無法與它相比擬的。所以嚴(yán)格說來，等總線無法與它相比擬的。所以嚴(yán)格說來，AGPAGP不能不能稱為總線，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即連接控制芯片和稱為總線，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即連接控制芯片和AGPAGP顯示卡，但在我們依然稱顯示卡，但在我們依然稱它為它為AGPAGP

44、總線。總線。AGP以以66MHz PCI Revision2.1規(guī)范為基礎(chǔ)，在此基礎(chǔ)上擴(kuò)充了以下主要功能：規(guī)范為基礎(chǔ)，在此基礎(chǔ)上擴(kuò)充了以下主要功能：由于采用了數(shù)據(jù)讀寫的流水線操作減少了內(nèi)存等待時(shí)間，數(shù)據(jù)傳輸速度有了很大由于采用了數(shù)據(jù)讀寫的流水線操作減少了內(nèi)存等待時(shí)間，數(shù)據(jù)傳輸速度有了很大提高；具有提高；具有133MHz的數(shù)據(jù)傳輸頻率；可直接內(nèi)存執(zhí)行的數(shù)據(jù)傳輸頻率；可直接內(nèi)存執(zhí)行DIME；地址信號(hào)與數(shù)據(jù)信；地址信號(hào)與數(shù)據(jù)信號(hào)分離可提高隨機(jī)內(nèi)存訪問的速度；采用并行操作，允許在號(hào)分離可提高隨機(jī)內(nèi)存訪問的速度；采用并行操作，允許在CPU訪問系統(tǒng)訪問系統(tǒng)RAM的的同時(shí)讓同時(shí)讓AGP顯示卡訪問顯示卡訪問A

45、GP內(nèi)存，顯示帶寬也不與其它設(shè)備共享，從而進(jìn)一步提內(nèi)存，顯示帶寬也不與其它設(shè)備共享，從而進(jìn)一步提高了系統(tǒng)性能。高了系統(tǒng)性能。 PCI ExpressPCI ExpressPCIExpresPCIExpres是新一代的總線接口，而采用此類接口的顯卡產(chǎn)品是新一代的總線接口，而采用此類接口的顯卡產(chǎn)品, ,從從20042004年下半年開始已經(jīng)全面面世。早在年下半年開始已經(jīng)全面面世。早在20012001年的春季年的春季“英特爾開發(fā)者論壇英特爾開發(fā)者論壇”上，英特爾公司就提出了要用新一代的技術(shù)取代上，英特爾公司就提出了要用新一代的技術(shù)取代PCIPCI總線和多種芯片的內(nèi)總線和多種芯片的內(nèi)部連接，并稱之為第三代部連接，并稱之為第三代I/OI/O總線技術(shù)。隨后在總線技術(shù)。隨后在20012001年底，包括年底，包括IntelIntel、AMDAMD、DELLDELL、IBMI